摘要： 采用嵌入式微处理器、传感器和直流电机控制技术，设计基于16位高性能微处理器MSP430的除尘竞赛机器人。MSP430F5418微处理器通过红外传感器和电子指南针分别获得障碍物和角度信息，进行处理后控制机器人的避障和转向，通过各模块的协同工作使机器人顺利完成除尘任务。在第四届江苏省大学生机器人大赛除尘比赛中，除尘面积覆盖率达到80%以上，并取得一等奖，表明该除尘竞赛机器人具有成本低、可靠性高的特点，达到了设计要求。
上传时间： 2013-11-01
上传用户：jackgao
该电路集包括了从业界享有盛名的公司搜集到的大量最新电路，体现了丰富的设计思想。为便于读者理解和应用这些电路，本书几乎对每个电路都附有简要说明。$ C' I" t% P5 l3 V. l0 K, B 本书可供电子技术工作者、高等院校和中等专科学校师生、电子爱好者阅读和参考。( H& s, \, z6 ~% D: @
上传时间： 2013-10-19
上传用户：songnanhua
电路板级的电磁兼容设计:本应用文档从元件选择、电路设计和印制电路板的布线等几个方面讨论了电路板级的电磁兼容性（EMC）设计。本文从以下几个部分进行论述：第一部分：电磁兼容性的概述第二部分：元件选择和电路设计技术第三部分：印制电路板的布线技术附录A：电磁兼容性的术语附录B：抗干扰的测量标准第一部分 — 电磁干扰和兼容性的概述电磁干扰是现代电路工业面对的一个主要问题。为了克服干扰，电路设计者不得不移走干扰源，或设法保护电路不受干扰。其目的都是为了使电路按照预期的目标来工作——即达到电磁兼容性。通常，仅仅实现板级的电磁兼容性这还不够。虽然电路是在板级工作的，但是它会对系统的其它部分辐射出噪声，从而产生系统级的问题。另外，系统级或是设备级的电磁兼容性必须要满足某种辐射标准，这样才不会影响其他设备或装置的正常工作。许多发达国家对电子设备和仪器有严格的电磁兼容性标准；为了适应这个要求，设计者必须从板级设计开始就考虑抑制电子干扰。
上传时间： 2013-11-19
上传用户：lingfei
清华大学数据结构课上实现的B+树，设计一个4阶B+树，包括： (1) 叶子的每个记录应该包括4字节（long）关键码值和60字节的数据字段(存储文件名等，可以自定)，设每个叶子可以存储5条记录，而内部节点应该是关键码值/指针对。此外，每个节点还应该有指向同层下一个节点的指针、本节点存储的关键码数等； (2) 此4阶B+树应该支持插入、删除以及根据给定关键码值进行精确检索与关键码范围检索； (3) 显示（打印）此4阶B+树的生长(含删除节点)过程实例；
上传时间： 2014-08-05
上传用户：ywqaxiwang
函数模板T max(T a, T b, T c),使之实现对任何类型数，能从三个数中求出最大数返回。设计各种类型数据(char，short，long，float，double)调用此函数模板。
上传时间： 2015-07-07
上传用户：时代电子小智
本文开发了一套基于J2EE技术的新兵思想评估系统。该系统基于多层B／S软件架构，提高了系统的稳定性、灵活性及安全性；通过使用UML的系统分析，MVC、DAO等设计模式及面向对象（ＶＣ＋＋）的设计和开发，采用Spring、Hibernate、WebWork等框架技术，提高了开发的效率，为相关系统的设计开发探索了一条新思路。
上传时间： 2013-12-24
上传用户：gxf2016
设A和B是长度相同的2个字符串。A和B的距离定义为相应位置字符距离之和。2个非空格字符的距离是它们的ASCII码之差的绝对值。空格与空格的距离为0；空格与其它字符的距离为一定值k。 字符串A的扩展是在A中插入若干空格字符所产生的字符串。在字符串A和B的所有长度相同的扩展中，有一对距离最小的扩展，该距离称为字符串A和B的扩展距离。 对于给定的字符串A和B，试设计一个算法，计算其扩展距离。
上传时间： 2014-12-22
上传用户：15736969615
设B是一个n×n棋盘，n=2k,(k=1,2,3,…)。用分治法设计一个算法，使得：用若干个L型条块可以覆盖住B的除一个特殊方格外的所有方格。其中，一个L型条块可以覆盖3个方格。且任意两个L型条块不能重叠覆盖棋盘
标签：
上传时间： 2013-12-16
上传用户：脚趾头
三次B样条插值曲面及其实现::目前在ＣＡＭ／ＣＡＭ的自由曲面构造方法中，较流行的有Ｂ样条曲面，Ｂｅｚｉｅｒ曲面、Ｂａｌｌ曲面等方法，但由这几种方法和成都是拟合曲面，而百插值曲面，常常不能满足一些工程实际中严格插值的要求，本文构造了一种自由插值曲面生成方法－Ｂ样条母线法，所生成曲面达到Ｃ＾２级光滑，适用机械，模具、汽车、造船等制造加工行业的复杂曲面设计。
上传时间： 2016-01-13
上传用户：tuilp1a
SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计，以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬件的运用。 4.CPLD/ FPGA 每一I/O Pin 皆有逻辑状态监视器，以便迅速了解每一引脚状态。 5.清楚标示每一管脚的脚位，易于观察和测量。 6.使用并口在开发系统下直接下载。 7.可在线将CPLD/ FPGA 程序到FLASH ROM，实验仪可独立运行，适合大学生EDA 电子竞赛。 8.可做8051 和CPLD/ FPGA 的组合电路实验。 9.适用于WINDOWS95/98/NT/2000/XP 操作系统。 10.数万门的现场可编程芯片让设计所思即所得。
上传时间： 2016-03-14
上传用户：671145514
