这是 输出电压电流均可调的高效DC电源：本作品是基于开关电源基本拓扑之一的正激拓扑设计而成的输出小电压，大电流DC-DC开关稳压电源，通过电压反馈环节对主电路的输出进行稳压，本 文所设计的开关电源输入为DC41-57开关频率为75kHz,实现输出电压0-30V可调，恒流限制0-3A可调。单管正激变换器具有外围电路简单，效率高，抗过载能力强，输入与输出隔离等优点，适合低压、中小功率的电能变换，恒压过程采用OP07作为比较器，改变基准电压，从而实现输出电压可调，原副边用光耦隔离，恒流部分也采用比较器，但是电流采样采的是负压，这样只调节电位器就可改变OP07输入端的电压大小，从而调节恒流限制。
标签： 2012 输出可调 直流稳压电源 大学生电子设计竞赛
上传时间： 2013-10-12
上传用户：1142895891
电子世界，我们做主，你就是世界的主宰。相信自己 你行的。
上传时间： 2014-11-04
上传用户：pkzz021
数字存储示波器设计
上传时间： 2013-10-18
上传用户：yy_cn
基于vhdl的电子时钟设计
上传时间： 2013-10-13
上传用户：fairy0212
基于vhdl的电子时钟设计
上传时间： 2013-11-05
上传用户：fengzimili
简易自动电阻测试仪
上传时间： 2013-12-17
上传用户：raron1989
SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计，以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬件的运用。 4.CPLD/ FPGA 每一I/O Pin 皆有逻辑状态监视器，以便迅速了解每一引脚状态。 5.清楚标示每一管脚的脚位，易于观察和测量。 6.使用并口在开发系统下直接下载。 7.可在线将CPLD/ FPGA 程序到FLASH ROM，实验仪可独立运行，适合大学生EDA 电子竞赛。 8.可做8051 和CPLD/ FPGA 的组合电路实验。 9.适用于WINDOWS95/98/NT/2000/XP 操作系统。 10.数万门的现场可编程芯片让设计所思即所得。
上传时间： 2016-03-14
上传用户：671145514
基于DDS的数字移相正弦信号发生器设计，EDA技术在全国大学生电子设计竞赛中的应用
上传时间： 2014-12-02
上传用户：aig85
函数再现机构设计 试设计一曲柄摇杆机构，再现函数 要求： 输入构件的转角范围180°，输出构件摆角范围30°，即： 当输入构件从a转至a+90时，输出构件从b转至b+30 当输入构件从a+90转至a+180时，输出构件从b+30转至b
上传时间： 2013-12-17
上传用户：英雄
电子系统的减额定设计（derating design）方案，在系统可靠性与寿命方面应用很多，在电子设计时需工程师着重考虑的方面
上传时间： 2016-11-14
上传用户：924484786
