单片机和c语言多个项目的经验总结，共享。
标签： 项目 单片机 c语言
上传时间： 2013-07-29
上传用户：zhf1234
一个基于51系列单片机和CPLD结合完成的项目
标签： CPLD 51系列 单片机 项目
上传时间： 2013-08-09
上传用户：小儒尼尼奥
大型设计中FPGA的多时钟设计策略,希望有需要的人喜欢
标签： FPGA 大型 多时钟 策略
上传时间： 2013-08-14
上传用户：zhichenglu
几篇关于FPGA做视频项目论文,希望对大家有帮助
标签： FPGA 视频 项目 论文
上传时间： 2013-08-22
上传用户：squershop
用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线
标签： FPGA 大型 计时
上传时间： 2013-08-23
上传用户：q986086481
基于Altium Designer6的FPGA项目设计图例教程,80页.图片虽模糊,但文字超清晰.
标签： Designer6 Altium FPGA 项目设计
上传时间： 2013-08-24
上传用户：emhx1990
大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法
上传时间： 2013-09-04
上传用户：妄想演绎师
VERILOG HDL 实际工控项目源码\r\n开发工具 altera quartus2
标签： VERILOG HDL 工控 项目
上传时间： 2013-09-05
上传用户：youmo81
大型嵌入式设备FPGA程序，verilog HDL语言，实现DLL和PCM码流分流。
标签： FPGA 大型 嵌入式设备 程序
上传时间： 2013-09-06
上传用户：gut1234567
该项目在Keil下工作和在PROTEUS测试成功。时钟是用微控制器和3個 2x7段LED 。
标签： PROTEUS Keil 项目 测试成功
上传时间： 2013-09-25
上传用户：dave520l
