随着社会的进步及移动用户的迅猛增长，第三代移动通信越来越受到各界的重视。多用户检测技术是第三代移动通信中重要的技术之一；常规CDMA接收机采用匹配滤波器的结构，但是这种结构的接收机并没有考虑到信道中多址干扰的存在，使彼此间影响减少来提高系统容量；而功控的方法也没有从接收信号中真正去除多址干扰，只能缓解这种矛盾，不能从根本上解决问题。要想真正消除干扰，大幅度提高系统容量，必须通过多址对消和多用户检测技术。 本文首先介绍了CDMA的基本原理和多用户检测的基本原理。然后重点介绍和分析各种多用户检测的原理，然后依据多用户检测的四个技术指标对各种多用户检测的方法进行比较，从中选择实现简单，性能优越的解相关检测器来作为实现的标的算法。 然后，本文重点研究分析解相关检测器的原理，给出了实现解相关检测器的系统设计的流程，其中包括硬件电路的搭建和软件实现的方法。硬件电路是基于DSP(TI公司的TMS320C5402)和FPGA(Altera公司的EP1K10Q208-3)来完成。软件部分主要采用C语言来完成。 本文系统研究了多用户检测技术，并实现了解相关算法，在理论研究和实际应用方面都有一定的价值。
上传时间： 2013-07-29
上传用户：anpa
人脸识别技术继指纹识别、虹膜识别以及声音识别等生物识别技术之后，以其独特的方便、经济及准确性而越来越受到世人的瞩目。作为人脸识别系统的重要环节—人脸检测，随着研究的深入和应用的扩大，在视频会议、图像检索、出入口控制以及智能人机交互等领域有着重要的应用前景，发展速度异常迅猛。 FPGA的制造技术不断发展，它的功能、应用和可靠性逐渐增加，在各个行业也显现出自身的优势。FPGA允许用户根据自己的需要来建立自己的模块，为用户的升级和改进留下广阔的空间。并且速度更高，密度也更大，其设计方法的灵活性降低了整个系统的开发成本，FPGA 设计成为电子自动化设计行业不可缺少的方法。 本文从人脸检测算法入手，总结基于FPGA上的嵌入式系统设计方法，使用IBM的Coreconnect挂接自定义模块技术。经过训练分类器、定点化、以及硬件加速等方法后，能够使人脸检测系统在基于Xilinx的Virtex II Pro开发板上平台上，达到实时的检测效果。本文工作和成果可以具体描述如下： 1. 算法分析：对于人脸检测算法，首先确保的是检测率的准确性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一种基于Adaboost算法的人脸检测方法。算法中较多的是积分图的特征值计算，这便于进一步的硬件设计。同时对检测算法进行耗时分析确定运行速度的瓶颈。 2. 软硬件功能划分：这一步考虑市场可以提供的资源状况，又要考虑系统成本、开发时间等诸多因素。Xilinx公司提供的Virtex II Pro开发板，在上面有可以供利用的Power PC处理器、可扩展的存储器、I/O接口、总线及数据通道等，通过分析可以对算法进行细致的划分，实现需要加速的模块。 3. 定点化：在Adaboost算法中，需要进行大量的浮点计算。这里采用的方法是直接对数据位进行操作它提取指数和尾数，然后对尾数执行移位操作。 4. 改进检测用的级联分类器的训练，提出可以迅速提高分类能力、特征数量大大减小的一种训练方法。 5. 最后对系统的整体进行了验证。实验表明，在视频输入输出接入的同时，人脸检测能够达到17fps的检测速度，并且获得了很好的检测率以及较低的误检率。
上传时间： 2013-04-24
上传用户：大融融rr
《计算机组成原理》是计算机系的一门核心课程。但是它涉及的知识面非常广，内容包括中央处理器、指令系统、存储系统、总线和输入输出系统等方面，学生在学习该课程时，普遍觉得内容抽象难于理解。但借助于该计算机组成原理实验系统，学生通过实验环节，可以进一步融会贯通学习内容，掌握计算机各模块的工作原理，相互关系的来龙去脉。 为了增强实验系统的功能，提高系统的灵活性，降低实验成本，我们采用FPGA芯片技术来彻底更新现有的计算器组成原理实验平台。该技术可根据用户要求为芯片加载由VHDL语言所编写出的不同的硬件逻辑，FPGA芯片具有重复编程能力，使得系统内硬件的功能可以像软件一样被编程，这种称为“软”硬件的全新系统设计概念，使实验系统具有极强的灵活性和适应性。它不仅使该系统性能的改进和扩充变得十分简易和方便，而且使学生自己设计不同的实验变为可能。计算机组成原理实验的最终目的是让学生能够设计CPU，但首先，学生必须知道CPU的各个功能部件是如何工作，以及相互之间是如何配合构成CPU的。因此，我们必须先设计出一个教学用的以FPGA芯片为核心的硬件平台，然后在此基础上开发出VHDL部件库及主要逻辑功能，并设计出一套实验。 本文重点研究了基于FPGA芯片的VHDL硬件系统，由于VHDL的高标准化和硬件描述能力，现代CPU的主要功能如计算，存储，I/O操作等均可由VHDL来实现。同时设计实验内容，包括时序电路的组成及控制原理实验、八位运算器的组成及复合运算实验、存储器实验、数据通路实验、浮点运算器实验、多流水线处理器实验等，这些实验形成一个相互关联的系统。每个实验先由教师讲解原理及原理图，学生根据教师提供的原理图，自己用MAX+PLUSII完成电路输入，学生实验实际上是编写VHDL，不需要写得很复杂，只要能调用接口，然后将程序烧入平台，这样既不会让学生花太多的时间在画电路图上，又能让学生更好的理解每个部件的工作原理和工作过程。 论文首先研究分析了FPGA硬件实验平台，即实验系统的硬件组成。系统采用FPGA-XC4010EPC84，62256CPLD以及其他外围芯片(例如74LS244，74LS275)组成。根据不同的实验要求，规划不同实验控制逻辑。用户可选择不同的实验逻辑，通过把实验逻辑下载到FPGA芯片中构成自己的实验平台。 其次，论文详细的阐述了VHDL模块化设计，如何运用VHDL技术来依次实现CPU的各个功能部件。VHDL语言作为一种国际标准化的硬件描述语言，自1987年获得IEEE批准以来，经过了1993年和2001年两次修改，至今已被众多的国际知名电子设计自动化(EDA)工具研发商所采用，并随同EDA设计工具一起广泛地进入了数字系统设计与研发领域，目前已成为电子业界普遍接受的一种硬件设计技术。再次，论文针对实验平台中遇到的较为棘手的多流水线等问题，也进行了深入的阐述和剖析。学生需要什么样的实验条件，实验内容及步骤才能了解当今CPU所采用的核心技术，才能掌握CPU的设计，运行原理。另外，本论文的背景是需要学生熟悉基本的VHDL知识或技能，因为实验是在编写VHDL代码的前提下完成的。 本文在基于实验室的环境下，基本上较为完整的实现了一个基于FPGA的实验平台方案。在此基础上，进行了部分功能的测试和部分性能方面的分析。本论文的研究，为FPGA在实际系统中的应用提供研究思路和参考方案。论文的研究结果将对FPGA与VHDL标准的进一步发展具有重要的理论和现实意义。
上传时间： 2013-04-24
上传用户：小强mmmm
随着数字技术的高速发展，越来越多的针对数字视频压缩、传送、显示等的设备涌入市场。要从这些良莠不齐的产品中挑选出令人满意的商品，一套良好的数字视频测试设备就必不可少。然而，现阶段大多数数字视频信号源都存在不同的缺点，如测试图像种类太少、没有动态测试源、缺乏专用测试信号等。为有效克服这些缺陷，作者设计并开发了一套基于FPGA的数字视频信号发生器。整个系统包括硬件平台和图像格式转换软件两大部分。硬件平台本身即为独立的信号发生器，可以生成多种测试图像。配备了图像格式转换软件，就可以实现硬件平台从PC机接收各种静态测试图像、动态测试序列，不断更新测试图像库。整个系统具有良好的硬件体系结构、便捷的输入接口，稳定的信号输出，同时操作灵活、方便，易于升级更新。 在系统的开发过程中，使用了多种硬件、软件开发工具，如PROTEL DXP、ISE、MODEL SIM、MATLAB、C＃．NET等。由于软硬件调试均由同一人完成，因此整个系统具备良好的统一性和兼容性。 另外，作者还研究并设计了一种针对H.264编解码器压缩损伤的测试信号。评估一个编码器的性能可采用主观评价或客观评价两种方法。其中主观评价最为直接、有效。本文在依托主观评价方法的基础上，结合客观参数的指导性，研究并设计一种通过人眼就可以方便的观测到实际存在的压缩损伤的测试信号，以达到直接对编解码器性能进行比较的目的。
上传时间： 2013-07-19
上传用户：cxl274287265
本文设计了一款基于STM32的多功能MP3，功能包括：MP3/WMA/WAV/MIDI音频文件播放、JPEG/JPG/BMP图片浏览、游戏、闹钟、万年历、电子书、调频收音机、彩色台灯、功率放大等。
上传时间： 2013-07-13
上传用户：sy_jiadeyi
软件无线电是无线通信领域继固定到移动、模拟到数字之后的第三次革命，是目前乃至未来的无线电领域的技术发展方向，它在提高系统灵活性上有无可比拟的优势，是实现未来无线通信系统的有效手段。扩频通信具有卓越的抗干扰和保密性能。扩频通信相对于传统的窄带通信，在频谱利用率上也有明显的优势，是未来无线通信系统中的关键技术，直接序列扩频则是其中在民用领域使用最多的一种扩频技术。FPGA在分布式计算、并行处理、流水线结构上有独特的优势，自然成为设计扩频软件无线电系统的首选技术之一。 首先介绍了软件无线电的理论基础，并分析了它的硬件结构和技术关键。软件无线电的关键思路在于构建一个通用的强大的硬件平台，这也正是本课题的主要工作之一。而后，重点介绍了直序扩频的理论基础。对于发射机，其中最关键的是寻找一种相关特性卓越的伪随机序列，本课题主要对m序列、OVSF码和Gold码进行了深入研究。最后，详述了基于DDFS的数字调制技术和FPGA技术。 基于以上理论基础研究，根据软件无线电硬件结构，开发了基于Altera公司Cyclone系列FPGA的硬件平台。该平台具有210Mbps的高速DAC，并配有串口、USB接口、音频CODEC输入输出通道、以及LVDS扩展口和SDRAM，考虑到通用性，设计中加入了足以开发出接收机的两路40Mbps的高速ADC。FPGA的代码开发也是核心内容，本课题编写了大量相应的代码，包括加扩模块（含伪随机序列发生器）、基于DDFS的数字调制模块以及串口通信模块、LCD驱动模块，SDRAM Controller、ADC驱动模块，并编写了相应的测试代码。整个系统测试通过。关于硬件平台设计和代码开发，在本文第三章和第四章详细介绍。 总体说来，本课题基于现有的理论发展，在充分理解相关理论的前提下，将主要经历集中于具体应用的研究与开发，并取得了一定的成果。
上传时间： 2013-06-27
上传用户：xauthu
多相滤波器主要应用于脉冲多普勒雷达、通信宽带数字接收机、雷达自适应波束形成等信号处理领域。在多普勒雷达信号处理中国内外关于FIR滤波器设计研究的报道较多，而对于IIR滤波器的设计研究相对较少，原因是IIR多相滤波器的设计复杂性，使得IIR滤波器在多普勒雷达数字信号处理中难以发挥重要作用。本文以脉冲多普勒雷达信号处理为背景，主要研究数字多相滤波器的特点和设计方法；进而研究数字多相滤波器的数字仿真方法与FPGA实现技术。对于自主研究、设计和实现雷达信号处理的各种结构的滤波器具有重要的意义。 本文讨论了FIR数字滤波器和IIR数字滤波器的特点和区别。对IIR滤波器的多相结构进行了理论分析，重点研究了IIR多相滤波器的设计原理。根据此原理进行IIR滤波器的多相设计并扩展到多通道和多级结构。在此基础上，根据本文研究的多普勒雷达回波信号需要四通道处理的要求搭建软件仿真模型，对所设计的2级4通道IIR多相滤波器组进行了仿真实验，给出仿真结果，并进行了讨论。 在完成2级4通道IIR多相滤波器组的软件仿真后，利用FPGA设计平台，对该IIR多相滤波器组进行了设计仿真和综合实现。在实现过程中进行了功能仿真和时序仿真两级仿真验证，结果表明在模拟硬件环境中所设计的2级4通道IIR多相滤波器组能够较好地实现多普勒雷达回波信号多通道的划分和滤波功能要求，验证了设计思路和方法的正确性和可行性。
上传时间： 2013-04-24
上传用户：gongxinshiwo@163.com
多路电压采集系统一、实验目的１．熟悉可编程芯片ADC0809，8253的工作过程，掌握它们的编程方法。２．加深对所学知识的理解并学会应用所学的知识，达到在应用中掌握知识的
上传时间： 2013-06-30
上传用户：cursor
测试仪广泛应用于国民经济和国防建设的各个领域，是科研和生产不可或缺的重要装备之一。其工作原理是由信号发生装置向被测对象发送激励信号，同时由信号采集与处理装置通过传感器采集被测对象的响应信号，并送到上位机进行数据分析和处理。本文研究采用灵活的现场可编程逻辑阵列FPGA为核心，协调整个仪器的运转，并采用先进的USB总线技术，将信号发生、信号采集与处理有机地集成为一体的多功能测试仪。 本文的第一章介绍了测试仪及其研究应用现状，根据仪器的成本、便携性和通用性要求不断提高的发展趋势，提出了本课题的研究任务和关键技术； 第二章从硬件和软件两个方面讨论了测试仪的总体设计方案，并且分别详述了电源模块、USB模块、FPGA模块、DSP模块、A/D模块、D/A模块这六个功能模块的硬件设计； 第三章讨论了USB模块相关的软件设计，其中包含USB固件设计、驱动程序设计和客户应用程序设计三个方面的内容，详细论述了各部分软件的架构和主要功能模块的实现。 第四章讨论了主控器FPGA的设计，是本文的核心部分。先从总体上介绍了FPGA的设计方案，然后从MCU模块、信号采集模块、信号发生模块三部分具体描述了其实现方式。软件设计上采用了模块化的设计思想，使得结构清晰，可读性强，易于进一步开发；并且灵活的使用了有限状态机，大大提高了程序的稳定性和运行效率。 第五章介绍了DSP模块的设计，讨论了波形生成的原理及实现，并提出了与FPGA接口的方式。 第六章详细描述了实验的步骤和结果，分别从单通道采样和多通道采样两方面实验，验证了仪器的性能和设计的可行性。
上传时间： 2013-06-25
上传用户：moqi
从生产制作工艺的角度介绍了多层印制电路板(以下简称多层板)设计时应考虑的主要因素,阐述了外形与布局,层数与厚度,孔与焊盘,线宽与间距的影响因素,设计原则及其计算关系.文中结合生产实践对重
上传时间： 2013-05-25
上传用户：wdq1111
