此为某测试平台的上位机软件部分，内部使用了虚拟仪器和IVI，同时也 使用自研的调理硬件模块。主要包括系统自检、校准部分。 其中自检涉及到100多路通道，硬件用C8051F020、欧姆龙机电器、光耦 DA部分完成MUX和信号源。 可供多路扫描AD和低频信号源参考。上位机用VC60开发。 完整上位机源代码。
上传时间： 2015-10-17
上传用户：haoxiyizhong
100个经典vhdl编程实例， 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器......
上传时间： 2014-01-20
上传用户：agent
数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术，就是不增加多余度而扰乱信号，改变数字信号的统计特性，使其近 似于白噪声统计特性的一种技术。这种技术的基础是建立在反馈移位寄存器序 列（伪随机序列）理论之上的。解扰是加扰的逆过程，恢复原始的数字信号。 如果数字信号具有周期性，则信号频谱为离散的谱线，由于电路的非线 性，在多路通信系统中，这些谱线对相邻信道的信号造成串扰。而短周期信号 经过扰码器后，周期序列变长，谱线频率变低，产生的非线性分量落入相邻信 道之外，因此干扰减小。 在有些数字通信设备中，从码元“0”和“1”的交变点提取定时信息，若 传输的数字信号中经常出现长的“1”或“0”游程，将影响位同步的建立和保 持。而扰码器输出的周期序列有足够多的“0”、“1”交变点，能够保证同步 定时信号的提取。
上传时间： 2014-01-23
上传用户：star_in_rain
数字系统设计这是有关的相关源代码，有简易CPU 除法器、计数器等 ...[fpdiv_vhdl.rar] - 四位除法器的vhdl源程序 [vhdl范例.rar] - 最高优先级编码器8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使 BR> ...
上传时间： 2014-01-07
上传用户：924484786
用verlog语言编的一些基础实验,适合于FPGA/CPLD的初学者。内容包括8位优先编码器，乘法器，除法器，多路选择器，二进制转BCD码，加法器，减法器等等。
上传时间： 2013-12-29
上传用户：siguazgb
交通灯控制系统，可灵活设置多路时间
标签： 交通灯控制系统
上传时间： 2015-12-06
上传用户：天涯
摘要:半导体除湿机主要对电厂氢冷发电机所需氢气进行卜燥。介绍r其单片机控制系统 的硬件结构，特别是多路温度采集部分的硬件设计。还介绍r系统软件设计的主要任务，分 析r液品显示器部分采用自底向上的设计结构。该系统已投入使用，运行稳定。
上传时间： 2013-12-17
上传用户：924484786
ACE自适配通信环境（ADAPTIVE Communication Environment）是可自由使用、开放源码的面向对象（OO）框架（framework），它实现了许多用于并发通信软件的核心模式。ACE提供了一组丰富的可重用C++包装外观（wrapper facade）和框架组件，可跨多种平台完成通用的通信软件任务，其中包括：事件多路分离和事件处理器分派、信号处理、服务初始化、进程间通信、共享内存管理、消息路由、分布式服务动态（重）配置、并发执行和同步，等等。
标签： Communication Environment framework ADAPTIVE
上传时间： 2016-02-25
上传用户：sy_jiadeyi
基于msc51的单片机程序，用一个定时器实现多路PWM
上传时间： 2013-12-26
上传用户：jennyzai
linux 下的服务端和客户端连接，并且多路复用函数的应用
上传时间： 2014-01-02
上传用户：ynzfm
