虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

多模式匹配

  • 用FPGA设计多功能数字钟

    用FPGA设计多功能数字钟

    标签: FPGA 多功能 数字

    上传时间: 2013-11-16

    上传用户:1234567890qqq

  • 基于DDS的多波形信号发生器设计

    基于DDS的多波形信号发生器设计

    标签: DDS 多波形 信号发生器

    上传时间: 2013-11-08

    上传用户:kqc13037348641

  • WP396 -Spartan-6 FPGA的性能和设计

    本白皮书主要介绍 Spartan®-6 FPGA 如何满足大批量系统的需求。包括经济高效地驱动商用存储器芯片、构建芯片间的高性能接口、创新型节电模式,这些只是高性能、低功耗、低成本 Spartan-6 FPGA 解决诸多问题的一部分。

    标签: Spartan FPGA 396 WP

    上传时间: 2013-11-13

    上传用户:bibirnovis

  • 大规模FPGA设计中的多点综合技术

      本文介绍了在大规模FPGA设计中可以提高综合效率和效果的多点综合技术,本文适合大规模FPGA的设计者和Synplify pro的用户阅读。  

    标签: FPGA 大规模 多点

    上传时间: 2013-11-23

    上传用户:lbbyxmraon

  • 基于FPGA+DSP模式的智能相机设计

    针对嵌入式机器视觉系统向独立化、智能化发展的要求,介绍了一种嵌入式视觉系统--智能相机。基于对智能相机体系结构、组成模块和图像采集、传输和处理技术的分析,对国内外的几款智能相机进行比较。综合技术发展现状,提出基于FPGA+DSP模式的硬件平台,并提出智能相机的发展方向。分析结果表明,该系统设计可以实现脱离PC运行,完成图像获取与分析,并作出相应输出。 Abstract:  This paper introduced an embedded vision system-intelligent camera ,which was for embedded machine vision systems to an independent and intelligent development requirements. Intelligent camera architecture, component modules and image acquisition, transmission and processing technology were analyzed. After comparing integrated technology development of several intelligent cameras at home and abroad, the paper proposed the hardware platform based on FPGA+DSP models and made clear direction of development of intelligent cameras. On the analysis of the design, the results indicate that the system can run from the PC independently to complete the image acquisition and analysis and give a corresponding output.

    标签: FPGA DSP 模式 智能相机

    上传时间: 2013-10-24

    上传用户:bvdragon

  • 基于Actel FPGA的多串口扩展设计

    基于Actel FPGA 的多串口扩展设计采用了Actel 公司高集成度,小体积,低功耗,低系统成本,高安全性和可靠性的小容量FPGA—A3P030 进行设计,把若干接口电路的功能集成到A3P030 中,实现了三路以上的串口扩展。该设计灵活性高,可根据需求灵活实现并行总线扩展三路UART 或者SPI 扩展三路UART,波特率可以灵活设置。

    标签: Actel FPGA 多串口 扩展设计

    上传时间: 2013-10-18

    上传用户:JIEWENYU

  • 采用FPGA的多路高压IGBT驱动触发器研制

    为有效控制固态功率调制设备,提高系统的可调性和稳定性,介绍了一种基于现场可编程门阵列( FPGA)和微控制器(MCU) 的多路高压IGBT 驱动触发器的设计方法和实现电路。该触发器可选择内或外触发信号,可遥控或本控,能产生多路频率、宽度和延时独立可调的脉冲信号,信号的输入输出和传输都使用光纤。将该触发器用于高压IGBT(3300 V/ 800 A) 感应叠加脉冲发生器中进行实验测试,给出了实验波形。结果表明,该多路高压IGBT驱动触发器输出脉冲信号达到了较高的调整精度,频宽’脉宽及延时可分别以步进1 Hz、0. 1μs、0. 1μs 进行调整,满足了脉冲发生器的要求,提高了脉冲功率调制系统的性能。

    标签: FPGA IGBT 多路 驱动

    上传时间: 2013-10-22

    上传用户:zhulei420

  • FPGA连接DDR2的问题讨论

    我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB),分立器件选用8片MT47H512M8。设计目标:当客户使用内存条时,8片分立器件不焊接;当使用直接贴片分立内存颗粒时,SODIMM内存条不安装。请问专家:1、在设计中,先用Xilinx MIG工具生成DDR2的Core后,管脚约束文件是否还可更改?若能更改,则必须要满足什么条件下更改?生成的约束文件中,ADDR,data之间是否能调换? 2、对DDR2数据、地址和控制线路的匹配要注意些什么?通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配,哪种匹配方式更好? 3、V4中,PCB LayOut时,DDR2线路阻抗单端为50欧,差分为100欧?Hyperlynx仿真时,那些参数必须要达到那些指标DDR2-667才能正常工作? 4、 若使用DDR2-667的SODIMM内存条,能否降速使用?比如降速到DDR2-400或更低频率使用? 5、板卡上有SODIMM的插座,又有8片内存颗粒,则物理上两部分是连在一起的,若实际使用时,只安装内存条或只安装8片内存颗粒,是否会造成信号完成性的影响?若有影响,如何控制? 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用,构成一个(max:8GB)的DDR2单元?若能,则布线阻抗和FPGA的DCI如何控制?地址和控制线的TOP图应该怎样? 7、DDR2和FPGA(VREF pin)的参考电压0.9V的实际工作电流有多大?工作时候,DDR2芯片是否很烫,一般如何考虑散热? 8、由于多层板叠层的问题,可能顶层和中间层的铜箔不一样后,中间的夹层后度不一样时,也可能造成阻抗的不同。请教DDR2-667的SODIMM在8层板上的推进叠层?

    标签: FPGA DDR2 连接 问题讨论

    上传时间: 2013-10-12

    上传用户:han_zh

  • 一种用排队论指导的CAN总线语音通信系统设计

    针对传统语音通信系统存在的地址编码繁杂、通信模式单一、难于维护的缺陷,设计了一款适用于工业现场的多功能语音通信系统。在排队论的基础上,对CAN总线语音通信系统进行了理论分析,重点介绍了CAN总线的软硬件设计。对系统的性能测试结果表明,系统的CAN帧丢失率<0.5‰,语音质量能通过主观试听和客观测试,整体系统工作良好。

    标签: CAN 总线 语音通信 系统设计

    上传时间: 2014-12-28

    上传用户:aa54

  • 第3章_匹配电路设计

    从网上找来的关于电路匹配知识的资料,希望大家可以相互的学习提高,谢谢作者的贡献。

    标签: 匹配电路

    上传时间: 2013-11-23

    上传用户:invtnewer