基于Verilog HDL设计的多功能数字钟
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点,并通过Altera QuartusⅡ 4.1 和ModelSim...
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点,并通过Altera QuartusⅡ 4.1 和ModelSim...
·基于DSP和LabVIEW的多通道数据采集系统的设计...
· 摘要: 为多种波形信号发生器的设计提出了一种较为简单的解决方案,根据各种波形产生的基本原理,利用Matlab/DSP Builder建立其数学模型.然后利用AITERA公司提供的Singacompler工具对其进行编译,产生QUARTUSⅡ能够识别的VHDL源程序,并且给出...
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等...
节点是网络系统的基本控制单元,论文提出了一种基于CPLD和多处理器结构的控制网络节点设计方案,它能够提高单节点并行处理能力,其模块化结构增强了节点的可靠性。...