近年来，网络音乐，特别是网络电台的风行，受到越来越多的大众追捧。网络音乐以其及时、海量、灵活、个性化、时尚的风格，吸引了越来越多消费者的加入和众多商家的关注。但是，作为网络音乐的终端--流媒体播放器，最直接面向大众的窗口，却显得单一，大部分商家只提供PC上的流媒体播放器。正出于此，本课题把目光投向那些不使用PC或者不愿长时间使用PC的用户，为他们量身定制流媒体播放设备，让用户不必使用PC也可享受网络音乐带来的快乐。 本课题的研发正是基于上述背景，研发支持无线网络的嵌入式多功能流媒体播放设备。本课题的研究目标是实现一个嵌入式流媒体播放器(亦称为InternetRadio)，Internet Radio是一个可以在家中自由移动、任意摆放的网络流媒体播放设备。只要处在有网络环境中，Internet Radio的音乐平台让用户不必打开计算机，就能接收全球数千个不同风格、不同国家的各种类型音乐电台。除了可以直接透过因特网收听网络广播外，还可以播放储存于计算机硬盘或MP3设备中的音乐。 本系统采用ARM920T作为处理器，基于嵌入式Linux操作系统、vTuner网络电台地址数据库、Mplayer播放器软件和FLTK界面开发工具来实现。系统实现了除一般意义的音频流媒体播放和接收调频广播等功能之外，还增加了本地相框和网络数码相框Flickr在线分享的流行时尚元素。本论文具体分析了系统的硬件平台，主要论述了软件的实现，系统的主要软件功能包括bootloader和嵌入式Linux系统的移植，根文件系统的构建，播放器软件程序的研究、比较、移植和编写，系统与网络电台地址数据库vTuner和网络相框Flickr的交互，Microwindows、Nxlib和FLTK的移植和基于FLTK的图形界面开发，以及基于FLIK开发出良好的人机交互界面。作为项目的主要核心人员，作者负责系统的软件架构设计、Linux系统的移植、播放器软件的研究和开发、GUI开发工具和图形库的移植、图片播放的实现、用户与设备交互的实现和大部分界面程序的编码等关键工作。
上传时间： 2013-07-10
上传用户：小枫残月
智能控制器是智能断路器的核心，不仅具有普通脱扣器的各种保护功能，而且还具有实时参数显示、故障记忆和查询、自诊断等多项功能。在回顾和总结了智能断路器的发展历程后，讨论了当前智能断路器的发展趋势，提出了基于ARM的断路器智能控制器的研究。本论文介绍了断路器智能控制器的设计原理，同时重点阐述了断路器智能控制器的各项参数测量及保护原理和算法，并进行了具体的硬件和软件模块的设计，旨在实现断路器的智能保护。 本文涉及的断路器智能控制器，在硬件上以PHILIPS公司的ARM芯片LPC2294为核心处理器，主要进行数据的实时采集处理和断路器的故障保护。硬件设计采用了标准化模块设计方法，硬件电路尽可能选择标准化、模块化结构的典型电路，以便扩展。其中，液晶选用的是SMG240128A，键盘芯片选用的是ZLG7290。软件的编制采用模块化编程方法，每一个模块相对独立，完成特定功能，便于维护添加新功能。编程工具为ARM公司提供的ADS1.2。为了保证智能控制器各种保护功能的可靠实现，论文中对智能控制器的干扰源进行了分析，从硬件和软件两个方面采取了多项设计措施，提高了智能控制器的稳定性和可靠性。实践证明，论文中构建的断路器智能控制器结构简单，易于实现，可以满足系统需要，因此具有较高的实用价值。
上传时间： 2013-06-10
上传用户：yy307115118
随着现代雷达技术的不断发展,电子侦察设备面临电磁环境日益复杂多变,发展宽带化、数字化、多功能、软件化的电子侦察设备已是一项重要的任务.然而,目前的宽带A/D与后续DSP之间的工作速率总有一到两个数量级的差别,二者之间的瓶颈成为电子侦察系统数字化的最大障碍.通信领域软件无线电的成功应用为电子侦察系统的发展提供了一种理想模式.另一方面,微电子技术的快速发展,以及FPGA的广泛应用,在很大程度上影响了数字电路的设计与开发.这也为解决高速A/D与DSP处理能力之间的矛盾提供了一种有效的解决方法.为了解决宽带A/D与后续DSP之间的瓶颈问题,本文给出了一种基于多相滤波的宽带数字下变频结构,并从软件无线电原理出发,从理论推导和计算机仿真两方面对该结构进行了验证,并进一步给出该结构改进方案以及改进的多相滤波数字下变频结构的硬件实现方法.本文将多相滤波下变频的并行结构应用到数字下变频电路中,并在后继的混频模块中也采用并行混频的方式来实现,不仅在一定程度上解决了二者之间的瓶颈问题,同时也大大提高了实时处理速度.经过多相滤波下变频处理后的数据,在速率和数据量上都有大幅减少,达到了现有通用DSP器件处理能力的要求.另外,本人还用FPGA设计了实验电路,利用微机串口,与实验目标板进行控制和数据交换.利用FPGA的在线编程特性,可以方便灵活的对各种实现方法加以验证和比较.
上传时间： 2013-04-24
上传用户：moerwang
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
当今电子系统的设计是以大规模FPGA为物理载体的系统芯片的设计，基于FPGA的片上系统可称为可编程片上系统(SOPC)。SOPC的设计是以知识产权核(IPCore)为基础，以硬件描述语言为主要设计手段，借助以计算机为平台的EDA工具进行的。 本文在介绍了FPGA与SOPC相关技术的基础上，给出了SOPC技术开发调制解调器的方案。在分析设计软件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ开发软件进行SOPC(System On a Programmable Chip)设计流程后，依据调制解调算法提出了一种基于DSP Builder调制解调器的SOPC实现方案，模块化的设计方法大大缩短了调制解调器的开发周期。 在SOPC技术开发调制解调器的过程中，用MATLAB/Simulink的图形方式调用Altera DSP Builder和其他Simulink库中的图形模块(Block)进行系统建模，在Simulink中仿真通过后，利用DSP Builder将Simulink的模型文件(．mdl)转化成通用的硬件描述语言VHDL文件，从而避免了VHDL语言手动编写系统的烦琐过程，将精力集中于算法的优化上。 基于DSP Builder的开发功能，调制解调器电路中的低通滤波器可直接调用FIRIP Core，进一步提高了开发效率。 在进行编译、仿真调试成功后，经过QuartusⅡ将编译生成的编程文件下载到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件编程，从而给出了一种调制解调器的SOPC系统实现方案。
上传时间： 2013-05-28
上传用户：koulian
当今的船用导航雷达具有数字化、多功能、高性能、多接口、网络化。同时要求具有高可靠性、高集成度、低成本，信号处理单元的小型化，产品更新周期短。要同时满足上述需求，高集成度的器件应用是必须的。同时开发周期要短，需求软件的可移植性要强，并且是模块化设计，现场可编程门阵列器件(FPGA)已经成为设计首选。 现场可编程门阵列是基于通过可编程互联连接的可配置逻辑块(CLB)矩阵的可编程半导体器件。与为特殊设计而定制的专用集成电路(ASIC)相对，FPGA可以针对所需的应用或功能要求进行编程。虽然具有一次性可编程(OTP)FPGA，但是主要是基于SRAM的，其可随着设计的演化进行重编程。CLB是FPGA内的基本逻辑单元。实际数量和特性会依器件的不同而不同，但是每个CLB都包含一个由4或6个输入、一些选型电路(多路复用器等)和触发器组成的可配置开关矩阵。开关矩阵是高度灵活的，可以进行配置以便处理组合逻辑、移位寄存器或RAM。当今的FPGA已经远远超出了先前版本的基本性能，并且整合了常用功能(如RAM、时钟管理和：DSP)的硬(ASIC型)块。由于具有可编程特性，所以FPGA是众多市场的理想之选。它高集成度，以及用于设计的强大软件平台、IP核、在线升级可满足需求。 本文介绍了基于FPGA实现船用导航雷达数字信号处理的设计，这是一个具体的、已经完成并进行小批量生产的产品，对指导实践具有一定意义。
上传时间： 2013-04-24
上传用户：稀世之宝039
多抽样率信号处理是现代信号处理理论的一个重要分支，在最近十几年取得了巨大的发展，并在很多方面得到了成功的应用。本文分别从时域和频域的角度深入分析了抽样率变换的规律，并进一步研究了多抽样率系统的高效实现理论和方案。多抽样率系统需要通过滤波器来改善其性能。本文分析了一般滤波器设计的方法与理论，着重研究了积分梳状滤波器和半带滤波器这两种多抽样率滤波器，并根据多抽样率信号处理的特点以及几种高效滤波结构和滤波器，利用积分梳状滤波器和半带滤波器在FPGA上设计了2～256倍可编程抽取器。为了进一步分析多相结构在多抽样率信号处理中的应用，使用多相结构设计了具有固定倍数的内插器。在论文的最后，详细介绍了某型号雷达信号处理机的硬件设计及其FPGA设计。关键字：多抽样率信号处理 抽取 内插 多相滤波 积分梳状滤波器 半带滤波器
上传时间： 2013-06-12
上传用户：fxf126@126.com
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
特点(FEATURES) 精确度0.1%满刻度 (Accuracy 0.1%F.S.) 可作各式数学演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 类比输出功能(16 bit DAC isolating analog output function) 输入/输出1/输出2绝缘耐压2仟伏特/1分钟(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 宽范围交直流两用电源设计(Wide input range for auxiliary power) 尺寸小,稳定性高(Dimension small and High stability)
上传时间： 2013-11-24
上传用户：541657925
发现并证明了在设计多路大电流DC-DC变换器时,如果对每个工作模块进行有效隔离可避免自激情况发生。这个发现可更好地指导设计大电流多路DC-DC变换器。
上传时间： 2013-10-23
上传用户：stst
