许多比赛中，为了准确 、公正、直观判断出第一抢答者，通常设计一台抢答器。通过抢答器的数显、灯光和音响等手段指示第一抢答者。同时，还可以设置定时、记分、犯规以及奖惩等多功能
标签：
上传时间： 2013-12-31
上传用户：waizhang
实验三 布局管理器的使用 目的 1． 掌握布局管理器的作用。 2． 能熟练使用FlowLayout、GridLayout、BorderLayout、CardLayout布局管理器。 3． 掌握JFrame、JPanel 默认布局管理器。 4． 掌握使用多个JPanel,并配合多个布局管理器设计较美观的界面。
标签： BorderLayout FlowLayout CardLayout GridLayout
上传时间： 2016-06-03
上传用户：qb1993225
定时器管理，用1个硬件定时器实现多个逻辑定时器
标签： 定时器
上传时间： 2013-12-30
上传用户：mpquest
很多实用的例程，包括触发器，译码器，多路选择器
标签：
上传时间： 2013-12-21
上传用户：xmsmh
Xilinx is disclosing this Specification ? 第 1 章“EMIF 概述”，概述 Texas Instruments EMIF。 ? 第 2 章“Virtex-II 系列或 Spartan-3 FPGA 到 EMIF 的设计”描述将 TI TMSC6000 EMIF 连接到 Virtex?-II 系列或 Spartan?-3 FPGA 的实现。 ? 第 3 章“Virtex-4 FPGA 到 EMIF 的设计” 描述将 TI TMS320C64x EMIF 连接到 Virtex-4 FPGA 的实现。 ? 第 4 章“参考设计” 提供参考设计的目录结构和参考设计文件的链接。 ? 附录 A “Virtex-4 ISERDES 样本代码” 提供 Virtex-4 实现的样本代码列表。 ? 附录 B “EMIF 寄存器域描述” 定义 TI DSP 寄存器域。 ? 附录 C “相关参考文件” 提供相关文档的链接
标签： Specification disclosing Xilinx EMIF
上传时间： 2016-12-06
上传用户：litianchu
16个常用HDL编码打包上传 包括记数器，多路选择器，全加/半加器等，均通过modsim验证
上传时间： 2013-12-19
上传用户：凌云御清风
一些接口电路的Verilog设计，主要包括IIC、PS2、矩阵键盘、RS232、还有一些基础试验的源代码如：除法器、多路选择器、加法器、减法器、8位优先编码器等。
上传时间： 2013-12-21
上传用户：a3318966
以前学EDA的时候做过的四个小程序，分别是24/12小时制数字钟、数字频率计、乐曲播放电路、多人智力竞赛抢答器
上传时间： 2013-12-04
上传用户：曹云鹏
VHDL实例，各个方面均有，基本语法，状态机，汉明码，寄存器，步进电机控制器，表决器，多路选择器，译码器等等
标签： VHDL
上传时间： 2013-12-28
上传用户：stewart·
内容： 1、试验目的：了解按键的扫描原理 2、实现现象：同时按键抢答，先按的键有效，其他按键锁死 复位后重新开始抢答 3、硬件要求：按键 LED灯
标签： 51编程
上传时间： 2015-05-05
上传用户：impossiblexu
