本文首先介绍了直接数字频率合成技术(DDS)的基本原理、体系结构及工作过程，然后针对其关键部分进行了优化，即采用函数近似法对存储表结构（LUT）进行了优化，使存贮位数大大缩小，并提出了一种杂散抑制技术的运用，即相位抖动技术。在对直接数字频率合成（DDS）方法产生的信号进行理论分析的过程中，用matlab进行编程仿真作出了详细的频谱分析验证。本文详细的介绍了本次设计的具体实现过程和方法，将现场可编程逻辑器件（FPGA）和 DDS技术相结合，具体的体现了基于VHDL语言的灵活设计和修改方式是对传统频率合成实现方法的一次重要改进。文章最后给出了实现代码、仿真结果，经过验证，本设计能够达到其预期性能指标。
上传时间： 2013-04-24
上传用户：Pzj
随着信息技术的发展，系统级芯片SoC(System on a Chip)成为集成电路发展的主流。SoC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中。通过对8位增强型CPU内核的研究及其在FPGA(Field Programmable Gate Arrav)上的实现，对SoC设计作了初步研究。 在对Intel MCS-8051的汇编指令集进行了深入地分析的基础上，按照至顶向下的模块化的高层次设计流程，对8位CPU进行了顶层功能和结构的定义与划分，并逐步细化了各个层次的模块设计，建立了具有CPU及定时器，中断，串行等外部接口的模型。 利用5种寻址方式完成了8位CPU的数据通路的设计规划。利用有限状态机及微程序的思想完成了控制通路的各个层次模块的设计规划。利用组合电路与时序电路相结合的思想完成了定时器，中断以及串行接口的规划。采用边沿触发使得一个机器周期对应一个时钟周期，执行效率提高。使用硬件描述语言实现了各个模块的设计。借助EDA工具ISE集成开发环境完成了各个模块的编程、调试和面向FPGA的布局布线；在Synplify pro综合工具中完成了综合；使用Modelsim SE仿真工具对其进行了完整的功能仿真和时序仿真。 设计了一个通用的扩展接口控制器对原有的8位处理器进行扩展，加入高速DI，DO以及SPI接口，增强了8位处理器的功能，可以用于现有单片机进行升级和扩展。 本设计的CPU全面兼容MCS-51汇编指令集全部的111条指令，在时钟频率和指令的执行效率指标上均优于传统的MCS-51内核。本设计以硬件描述语言代码形式存在可与任何综合库、工艺库以及FPGA结合开发出用户需要的固核和硬核，可读性好，易于扩展使用，易于升级，比较有实用价值。本设计通过FPGA验证。
上传时间： 2013-04-24
上传用户：jlyaccounts
多普勒计程仪是根据声波在水中的多普勒效应原理而制成的一种精密测速和计算航程的仪器，它是船用导航设备的重要组成之一。针对于多普勒计程仪的核心问题——频率估计，本文提出了一种基于FPGA实现的多普勒测频方案，它具有抗干扰能力强、运算速度快等特点。本论文主要是围绕系统的测频方案的设计与实现展开的。 本文主要研究工作包括：设计和调试基于FPGA的多普勒测频系统的硬件电路；通过对测频算法的研究，采用VHDL语言设计和实现系统的测频算法和其它接口控制程序，并通过软件仿真，测试设计的正确性。 测频系统的硬件电路设计是本论文工作的主要部分之一，也是基于FPGA的多普勒测频系统的核心部分。整个系统以FPGA作为主处理器，完成系统中所有的数字信号处理和外围接口控制，同时，基于FPGA丰富的片内可编程逻辑资源和外部I/O资源，系统还扩展了丰富的通信接口(UART、USB和以太网接口)和显示电路(LCD和LED)，使系统便于与PC机进行数据交换和控制。 系统的软件实现是本文工作的另一重要部分。本文通过对测频算法的研究，完成了基于VHDL实现的过零检测法和FFT算法，同时也实现了对接收机信号的自动增益控制、信号采集和与计算机的通信功能等。
上传时间： 2013-04-24
上传用户：121212121212
CD4046 频率跟踪移相 PWM 控制电路
上传时间： 2013-06-16
上传用户：tccc
GPS全球定位系统是美国国防部为军事目的而建立的卫星导航系统，其主要目的是解决海上、陆地和空中运载工具的导航定位问题。GPS作为新一代卫星导航系统，不仅具有全球、全天候、连续、高精度导航与定位能力，而且具有优良的抗干扰性和保密性。因此，发展全球定位系统是当今导航技术现代化的一个重要标志。在GPS接收机中，为了得到导航电文并对其进行解算，要完成复杂的信号处理过程。其中，怎样捕获到卫星信号，并对C/A码进行跟踪是研制GPS接收机的重要问题之一。本文在对GPS信号的结构进行深入的分析后，结合FPGA的特点，对算法进行设计及优化后，给出了相应的仿真。内容主要包括以下几个方面： 1.对GPS信号结构的产生原理进行了深入地分析，并对GPS信号的调制机理进行详细地阐述。 2.在GPS信号的捕获方面，采用了基于FFT频域的快速捕获的方法，即将接收到的GPS信号先利用快速傅立叶变换(FFT)变换到频域，在频域完成相应的运算后，再利用傅立叶反变换(IFFT)变换到时域。从而大大减少了计算量，加快了信号捕获的速度，提高了捕获性能。 3.在C/A码跟踪部分，本文采用了非相干延迟锁定环对C/A码进行跟踪。来自载波跟踪环路的本地载波将输入的信号变成基带信号，然后分别和本地码的三个不同相位序列进行相乘，将相乘结果进行累加，经过处理将得到码相位和当前的载波频率送到载波跟踪环路。 4.载波跟踪环，本文采用的是科斯塔斯环。载波跟踪环和码跟踪环在结构上相似，故本文只对关键的载波NCO进行了仿真。 本文的创新点主要是使用FPGA对整个GPS信号的捕获及C/A码的跟踪进行设计。此外，根据FPGA的特点，在不改变外部硬件设计的前提下，改变相应的IP核或相关的VHDL程序就可对系统进行各种优化设计，以适应不同类型的GPS接收机的不同功能。
上传时间： 2013-06-26
上传用户：哇哇哇哇哇
频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优劣。随着电子技术的发展，测频系统使用时钟的提高，测频技术有了相当大的发展，但不管是何种测频方法，±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法：检测被测信号，时基信号的相位，当相位同步时开始计数，相位再次同步时停止计数，通过相位同步来消除计数误差，然后再通过运算得到实际频率的大小。根据M/T法的测频原理，已经出现了等精度的测频方法，但是还存在±1的计数误差。因此，本文根据等精度测频原理中闸门时间只与被测信号同步，而不与标准信号同步的缺点，通过分析已有等精度澳孽频方法所存在±1个计数误差的来源，采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用VHDL语言，成功的编写出了设计程序，并在MAX+PLUS Ⅱ软件环境中，对编写的VHDL程序进行了仿真，得到了很好的效果。最后，又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。
上传时间： 2013-04-24
上传用户：qqoqoqo
基于单片机的频率计的实现和protuse仿真-Frequency meter based on single chip implementation and protuse simulation
上传时间： 2013-06-04
上传用户：杜莹12345
介绍了一种运用FPGA开发软件Quartus II设计的数字频率计。该数字频率计的1 Hz～1 MHz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途，其测试结果由3 只七段数码
上传时间： 2013-05-22
上传用户：qb1993225
基于51单片机的120MHz频率计原理图，8个数码管使用7219作为驱动，单片机采用89C2051。
上传时间： 2013-05-15
上传用户：13913148949
本文介绍了直接数字频率合成器(DDS)的工作原理及基本结构，在此基础上推导了它的理想频谱，分析了DDS杂散的来源及抑制杂散的常用方法；重点研究了DDS中累加器和波形存储表的设计。针对DDS输入数据刷新率低的特点，双层累加...
标签： 数字频率合成器
上传时间： 2013-06-02
上传用户：SimonQQ
