verilog数字系统设计教程——夏宇闻，业界介绍verilog的最经典的中文教材，夏宇闻老师在这方面实战经验丰富，能够给读者最好的知道，看了才知道！
上传时间： 2014-09-10
上传用户：lmeeworm
夏宇闻著作：从算法设计到硬线逻辑的实现,一共有九章的内容,主要是关于VerilogHDL东西
标签： VerilogHDL 算法设计 逻辑
上传时间： 2013-12-21
上传用户：gououo
《Verilog程序设计》夏宇闻 北京航空航天大学出版社第二版
上传时间： 2014-01-14
上传用户：bcjtao
北航夏宇闻verilog讲稿ppt,包括语法入门、语法进阶及多种实例，Verilog仿真工具
上传时间： 2013-12-16
上传用户：Zxcvbnm
夏宇闻著作：从算法设计到硬线逻辑的实现,讲解比较详细，是一本不错的参考资料
上传时间： 2014-01-23
上传用户：lepoke
夏宇闻8位RISC_CPU的完整代码+TESTBENCH（已调试） modelsim工程文件，包括书中所测试的三个程序和相关数据，绝对可用~所有信号名均遵从原书。在论坛中没有找到testbench的，只有一个mcu的代码，但很多和书中的是不一样的，自己改了下下~`````大家多多支持啊~`我觉得书中也还是有些不尽如人意的地方，如clk_gen.v中clk2,clk4是没有用的，assign clk1=~clk再用clk1的negedge clk1来触发各个module也是不太好的，会使时序恶化，综合时很可能会setup vio的，所以觉得直接用clk的上升沿来触发各个module比较好
标签： TESTBENCH RISC_CPU modelsim 8位
上传时间： 2014-01-08
上传用户：ippler8
名师夏宇闻的经典书籍——Verilog数字系统设计教程。
上传时间： 2014-01-11
上传用户：it男一枚
北航夏宇闻ppt讲稿，包括复杂数字系统设计方法，及Verilog语法讲解
标签：
上传时间： 2017-07-24
上传用户：1101055045
国内最早推广VERILOG设计方法，有丰富工程实践经验，曾获得包括国家发明二等奖在内的多项国家级奖励，是业界公认的大师。 夏宇闻老师为VERILOG设计方法在中国的推广和应用做了大量工作，曾编写和翻译的著作有《Verilog 数字系统设计教程》、《Verilog HDL 数字设计与综合》、《SystemVerilog 验证方法学》和《数字逻辑基础与Verilog设计》等，为VERILOG设计方法在中国的推广和发展作出了卓越的贡献。夏老师严谨负责，离休后仍贡献余热，担任北京至芯FPGA培训中心顾问。
上传时间： 2015-10-22
上传用户：xlrenxuanwei
夏宇闻译_Verilog_HDL数字设计与综合_夏宇闻译(第二版)
标签： 夏宇闻译_Verilog_HDL数字设计与综合_夏宇闻译(第二版)
上传时间： 2016-01-21
上传用户：zxf1223
