随着电信数据传输对速率和带宽的要求变得越来越迫切,原有建成的网络是基于话音传输业务的网络,已不能适应当前的需求.而建设新的宽带网络需要相当大的投资且建设工期长,无法满足特定客户对高速数据传输的近期需求.反向复用技术是把一个单一的高速数据流在发送端拆散并放在两个或者多个低速数据链路上进行传输,在接收端再还原为高速数据流.该文提出一种基于FPGA的多路E1反向复用传输芯片的设计方案,使用四个E1构成高速数据的透明传输通道,支持E1线路间最大相对延迟64ms,通过链路容量调整机制,可以动态添加或删除某条E1链路,实现灵活、高效的利用现有网络实现视频、数据等高速数据的传输,能够节省带宽资源,降低成本,满足客户的需求.系统分为发送和接收两部分.发送电路实现四路E1的成帧操作,数据拆分采用线路循环与帧间插相结合的方法,A路插满一帧(30时隙)后,转入B路E1间插数据,依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog硬件描述语言设计,通过前仿真和后仿真的验证.以30万门的FPGA器件作为硬件实现,经过综合和布线,特别是写约束和增量布线手动调整电路的布局,降低关键路径延时,最终满足设计要求.
上传时间： 2013-07-16
上传用户：asdkin
随着电子技术和EDA技术的发展,大规模可编程逻辑器件PLD(Programmable Logic Device)、现场可编程门阵列FPGA(Field Programmable Gates Array)完全可以取代大规模集成电路芯片,实现计算机可编程接口芯片的功能,并可将若干接口电路的功能集成到一片PLD或FPGA中.基于大规模PLD或FPGA的计算机接口电路不仅具有集成度高、体积小和功耗低等优点,而且还具有独特的用户可编程能力,从而实现计算机系统的功能重构.该课题以Altera公司FPGA(FLEX10K)系列产品为载体,在MAX+PLUSⅡ开发环境下采用VHDL语言,设计并实现了计算机可编程并行接芯片8255的功能.设计采用VHDL的结构描述风格,依据芯片功能将系统划分为内核和外围逻辑两大模块,其中内核模块又分为RORT A、RORT B、OROT C和Control模块,每个底层模块采用RTL(Registers Transfer Language)级描述,整体生成采用MAX+PLUSⅡ的图形输入法.通过波形仿真、下载芯片的测试,完成了计算机可编程并行接芯片8255的功能.
上传时间： 2013-06-08
上传用户：asddsd
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
cadence 15.7安装步骤及方法安装步骤： 1、 证书生成 a、双击Crack->keygen.exe， b、HO
上传时间： 2013-07-26
上传用户：xoxoliguozhi
在数字化推进速度加快的大背景下，全球农业也由传统农业向现代农业方向转变，而实现农业信息与数字化则是现代化农业的重要标志与核心技术。我国农业具有地域分散、对象多样、生物自身变异大、环境因子不确定等特点，也是受环境影响最明显的领域，因此对环境与生物信息的监测显得十分重要。同时现代无线网络信息技术和计算机应用等技术近几年得到了长足的发展，广泛的应用于工业的各个领域。因此，将这些最新的技术应用于相对发展较慢的农业各领域显得迫在眉睫。 本文根据农业对象具有偏远、分散、易变、多样等特点，提出了一种针对农业环境信息远程监测的系统设计方案，并从软件和硬件二方面详细介绍了系统方案的设计和实现方法。本研究通过采用μC/OS-Ⅱ系统的嵌入式技术，实现了数据采集系统底层网络与信息发布上层网络的无缝连接为建立基于WEB的农业环境远程监测系统奠定了基础，同时也为农业网络通信“最后一公里”问题的解决提供了一种解决方案。 该系统的设计充分利用了网络技术。通过INTERNET，用户可以随时了解农业环境的实时情况以采取措施。系统中嵌入式操作系统μC/OS-Ⅱ的应用提高了系统的实时性、可靠性和可扩展性：减少了对系统硬件的依赖，增加了系统安全性；降低了成本。特别是自主开发的核心板卡，经连续的调试运行稳定、数据可靠。 本文首先介绍了高速实时数据采集系统的发展和现状。由于传统的设计方式的欠缺而考虑到将嵌入式操作系统引入到该系统中，很好的解决了多传感器的接入，使得本系统具有巨大的灵活性和可扩展性。 本文以源码开放的嵌入式操作系统μC/OS-Ⅱ为核心，以LPC2210微控制器为载体，充分利用GPRS无线网络传输技术，实现了高速实时信息监测系统的关键设计。 考虑到该系统以后的可扩展性，在设计的过程中硬件部分预留了一部分接口电路以备后续开发使用；软件的设计过程中应该注意的问题和实际操作中出现的一系列问题以及解决办法在文中都有详细的说明，并且软件的基本构架在文章中也有所体现，文章结尾给出了一些系统经实验后在WEB上发布显示的数据。
上传时间： 2013-05-17
上传用户：hw1688888
该课题通过对开放式数控技术的全面调研和对运动控制技术的深入研究,并针对国内运动控制技术的研究起步较晚的现状,结合激光雕刻领域的具体需要,紧跟当前运动控制技术研究的发展趋势,吸收了世界开放式数控技术和相关运动控制技术的最新成果,采纳了基于DSP和FPGA的方案,研制了一款比较新颖的、功能强大的、具有很大柔性的四轴多功能运动控制卡.该论文主要内容如下:首先,通过对制造业、开放式数控系统、运动控制卡等行业现状的全面调研,基于对运动系统控制技术的深入学习,在比较了几种常用的运动控制方案的基础上,确定了基于DSP和FPGA的运动控制设计方案,并规划了板卡的总体结构.其次,针对运动控制中的一些具体问题,如高速、高精度、运动平稳性、实时控制以及多轴联动等,在FPGA上设计了功能相互独立的四轴运动控制电路,仔细规划并定义了各个寄存器的具体功能,设计了功能完善的加/减速控制电路、变频分配电路、倍频分频电路和三个功能各异的计数器电路等,完全实现了S-曲线升降速运动、自动降速点运动、A/B相编码器倍频计数电路等特殊功能.再次,介绍了DSP在运动控制中的作用,合理规划了DSP指令的形成过程,并对DSP软件的具体实现进行了框架性的设计.然后,根据光电隔离原理设计了数字输入/输出电路;结合DAC原理设计了四路模拟输出电路;实现了PCI接口电路的设计;并针对常见的干扰现象,提出了有效的抗干扰措施.最后,利用运动控制卡强大的运动控制功能,并针对激光雕刻行业进行大幅图形扫描时需要实时处理大量的图形数据的特别需要,在板卡第四轴完全实现了激光控制功能,并基于FPGA内部的16KBit块RAM,开辟了大量数据区以便进行大幅图形的实时处理.
上传时间： 2013-06-09
上传用户：youlongjian0
新型楼道声控灯系统，绝对原创。程序和硬件调成通过，里面有原理图和程序，主控IC是大家熟悉的 89S52.
上传时间： 2013-07-11
上传用户：koulian
数字语音通信是当前信息产业中发展最快、普及面最广的业务。语音信号压缩编码是数字语音信号处理的一个方面，它和通信领域联系最为密切。在现有的语音编码中，美国联邦标准混合激励线性预测（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的码率下取得了较好的语音质量，具有广阔的应用前景。 FPGA作为一种快速、高效的硬件平台在数字信号处理和通信领域具有着独特的优势。现代大容量、高速度的FPGA一般都内嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模块。用FPGA来实现数字信号处理可以很好地解决并行性和速度问题，而且其灵活的可配置特性，使得FPGA构成的DSP系统非常易于修改、测试及硬件升级。 本论文阐述了一种基于FPGA的混合激励线性预测声码器的研究与设计。首先介绍了语音编码研究的发展状况以及低速率语音编码研究的意义，接着在对MELP算法进行深入分析的基础上，提出了利用DSP Builder在Matlab中建模的思路及实现过程，最后本文把重点放在MELP声码器的编解码器设计上，利用DSP Builder、QuartusⅡ分别设计了其中的滤波器、分帧加窗处理、线性预测分析等关键模块。 在Simulink环境下运用SignalCompiler对编解码系统进行功能仿真，为了便于仿真，系统中没有设计的模块在Simulink中用数学模型代替，仿真结果表明，合成语音信号与原始信号很好的拟合，系统编解码后语音质量基本良好。
上传时间： 2013-06-02
上传用户：lili1990
激光测距是一种非接触式的测量技术，已被广泛使用于遥感、精密测量、工程建设、安全监测以及智能控制等领域。早期的激光测距系统在激光接收机中通过分立的单元电路处理激光发、收信号以测量光脉冲往返时间，使得开发成本高、电路复杂，调试困难，精度以及可靠性相对较差，体积和重量也较大，且没有与其他仪器相匹配的标准接口，上述缺陷阻碍了激光测距系统的普及应用。 本文针对激光测距信号处理系统设计了一套全数字集成方案，除激光发射、接收电路以外，将信号发生、信号采集、综合控制、数据处理和数据传输五个部分集成为一块专用集成电路。这样就不再需要DA转换和AD转换电路和滤波处理等模块，可以直接对信号进行数字信号处理。与分立的单元电路构成的激光测距信号处珲相比，可以大大降低激光测距系统的成本，缩短激光测距的研制周期。并且由于专用集成电路带有标准的RS232接口，可以直接与通信模块连接，构成激光遥测实时监控系统，通过LED实时显示测距结果。这样使得激光测距系统只需由激光器LD、接收PD和一片集成电路组成即可，提出了桥梁的位移监测技术方法，并设计出一种针对桥梁的位移监测的具有既便携、有效又经济实用的监测样机。 本文基于xil inx公司提供的开发环境(ise8.2)、和Virtex2P系列XC2VP30的开发版来设计的，提出一种基于方波的利用DCM(数字时钟管理器)检相的相位式测距方法；采用三把侧尺频率分别是30MHz、3MHz、lOkHz，对应的测尺长度分别为5米、50米和15000米，对应的精度分别为±0.02米、±0.5米和±5米。设计了一套激光测距全数字信号处理系统。为了证明本系统的准确性，另外设计了一套利用延时的方法来模拟激光光路，经过测试，证明利用DCM检相的相位式测距方法对于桥梁的位移监测是可行的，测量精度和测量结果也满足设计方案要求。
上传时间： 2013-06-12
上传用户：fanboynet
声控彩灯电路及制作
上传时间： 2013-04-24
上传用户：海陆空653
