虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

增量式编码器

增量式编码器是将位移转换成周期性的电信号,再把这个电信号转变成计数脉冲,用脉冲的个数表示位移的大小,按照工作原理编码器可分为增量式和绝对式两类。
  • 卷积码的MATLAB实现

    卷积码的MATLAB实现,包括编码器和译码器。

    标签: MATLAB 卷积码

    上传时间: 2014-12-06

    上传用户:franktu

  • 数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中

    数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中,有些场合可不经过载波调制和解调过程,而对基带信号进行直接传输。采用AMI码的信号交替反转,有可能出现四连零现象,这不利于接收端的定时信号提取。而HDB3码因其无直流成份、低频成份少和连0个数最多不超过三个等特点,而对定时信号的恢复十分有利,并已成为CCITT协会推荐使用的基带传输码型之一。为此,本文利用VHDL语言对数据传输系统中的HDB3编码器进行了设计。

    标签: 数字基带信号 传输 数字通信系统

    上传时间: 2017-08-02

    上传用户:zhoujunzhen

  • 一种深度和拉力测量系统

    一种深度和拉力测量系统,采用quadrature编码器,且直接输入PIC单片机,其他硬件包括AD7714 24位高精度AD转换器,提供4路模拟输入。

    标签: 测量系统

    上传时间: 2013-12-24

    上传用户:yuanyuan123

  • 号由光电探测器检测后传送到相应的放大电路

    号由光电探测器检测后传送到相应的放大电路,放大电路采用集成运算放大器。按原先对光电探测器的编码规则采用多路优先编码器对信号进行编码。最后把编码值以串口的形式传送到计算机,利用计算机的强大功能对打靶结果进行各种处理。与计算机之间的串行数据传输由89C2051单片机实现。89C2051单片机的程序,使用keil编译器进行设计和调试完成,其主要功能是控制数据的串行传送,实现与计算机的串口通信。 该信号处理系统实现了对信号的

    标签: 光电探测器 传送 检测 放大电路

    上传时间: 2017-09-02

    上传用户:jichenxi0730

  • FPGA开发板的代码,简单的逻辑的实现

    基础实验_01_多路复用器   :4通道8位带三态输出 基础实验_02_多路解复用器 :4通道8位带三态输出 基础实验_03_编码器       :8位输入3位输出编码器 基础实验_04_优先编码器   :8位输入3位输出高位优先 基础实验_05_译码器       :3位输入8位输出译码器 . . . . . 进阶实验_17_蜂鸣器       :蜂鸣器播放音乐

    标签: FPGA 代码 verilog HDL 参考例程

    上传时间: 2015-03-30

    上传用户:YY-燕

  • 关于差分跳频资料

    将编码的差分跳频系统等效为串行级联码,充分利用频率转移函数所产生的网格关联信息, 采用软输入软输 算法,进行类Turbo串行迭代译码,能有效改善系统的误比特性能. 此,如何实现差 分跳频系统串行级联结构的外编码器和频率转移函数(( 函数)的匹配设计是值得深入研究的问题.基 于互信息的外信息转移图(ExIT)能有效预测迭代译码的收敛特性,并根据E xlT选择适当的内、外码 进行级联.采用基于互信息的Exn、用分析差分跳频串行级联结构中外编码器和G函数的外信息转移 过程,提出了一种采用ExIT图选择G函数及外编码器的方法.通过对陔l方法的理论分析和性能仿真, 结果表明,在一定的输入先验信息量条件下,信噪比越高,G函数输 互信息量越大;在给定信噪比条件 下,不同G 函数刘 应的输出互信息量随输入先验信息量增长速度不同,能有效实现对性能较好的G 函 数的选择;对于给定G甬数,在不同外编码方式下,通过E xlT阁能得到迭代译码收敛的门限值;能反应 出不同编码方式下的收敛特性的好坏,从而实现外编码器和G函数的匹配设计.

    标签: G函数

    上传时间: 2015-04-27

    上传用户:xiefuai

  • 非死卡尔ftm

     feisikaer 野火库  ftm_正交解码 获取编码器的值,为电机的闭环控制提供方便

    标签: 程序

    上传时间: 2015-05-30

    上传用户:yzz116

  • 十大开源视频会议系统

    在视频会议领域,有许多可以值得参考的开源项目,这些开源项目有的是协议栈、有的是编码器或者是传输协议,由于视频会议系统是一个综合性的应用系统,里面包含功能较多,如能把这些开源项目选择性的加入我们的视频会议开发当中,我们的开发效率肯定会事半功倍,下面我们列举一下视频会议相关的十大开源项目,并对其重要性及优缺点做一个全面的评价与排名。

    标签: 视频会议

    上传时间: 2015-06-25

    上传用户:wangzuofei

  • 数字无线技术

    主要简介数字通信原理及技术, 信道编码是通过信道编码器和译码器实现的用于提高信道可靠性的理论和方法。本文介绍了几种主要的信道编码技术,分析了他们的原理以及它在各个方面的应用和研究,并对各种编码方法的优缺点进行了总结,对信道编码的未来进行了展望。

    标签: 主要简介数字通信原理及技术

    上传时间: 2015-07-04

    上传用户:1314999

  • 基于FPGA的viterbi设计及Verilog代码

    viterbi译码算法是一种卷积码的解码算法。优点不说了。缺点就是随着约束长度的增加算法的复杂度增加很快。约束长度N为7时要比较的路径就有64条,为8时路径变为128条。 (2<<(N-1))。所以viterbi译码一般应用在约束长度小于10的场合中。 先说编码(举例约束长度为7):编码器7个延迟器的状态(0,1)组成了整个编码器的64个状态。每个状态在编码器输入0或1时,会跳转到另一个之中。比如110100输入1时,变成101001(其实就是移位寄存器)。并且输出也是随之而改变的。 这样解码的过程就是逆过程。算法规定t时刻收到的数据都要进行64次比较,就是64个状态每条路有两条分支(因为输入0或1),同时,跳传到不同的两个状态中去,将两条相应的输出和实际接收到的输出比较,量度值大的抛弃(也就是比较结果相差大的),留下来的就叫做幸存路径,将幸存路径加上上一时刻幸存路径的量度然后保存,这样64条幸存路径就增加了一步。在译码结束的时候,从64条幸存路径中选出一条量度最小的,反推出这条幸存路径(叫做回溯),得出相应的译码输出。

    标签: viterbi Verilog FPGA 代码

    上传时间: 2016-08-08

    上传用户:June