pcb板制造所需雕刻机软件
上传时间： 2013-11-22
上传用户：萍水相逢
PCB Layout自动布线算法解密
上传时间： 2015-01-02
上传用户：1142895891
如何写好状态机
标签： 状态
上传时间： 2015-01-02
上传用户：1159797854
描写状态机
标签： 状态
上传时间： 2013-11-24
上传用户：dxxx
针对目前PLC实践教学中存在的问题， 如设备投入不足、学生学习兴趣不高等， 提出将MCGS组态软件与PLC控制技术相结合来设计监控系统，并以混料简易控制为例，讲解组态控制系统的构造过程。实践证明，该上位机监控系统可以模拟现场自动设备系统的工艺流程，可以与PLC实施信息交互，可以实时监控PLC工作。此改革既可缓解高校PLC实践教学设备投入不足的困难，又可提高学生的学习兴趣，培养学生PLC控制系统的综合开发能力。
上传时间： 2013-10-08
上传用户：小鹏
讨论了PCB自动设计中版面图形数据组织和障碍数的建立。介绍了PCB自动设计中分解算法、图形相交算法机器在图形数据处理中的应用
上传时间： 2014-01-25
上传用户：wqxstar
随着 EDA 设计的蓬勃发展，加之高速器件的大面积应用，单板的密度越来越大，提高 PCB单板的设计效率，已经成为我们亟待解决的问题。而 PCB 单机布线所花费的时间往往成为制约某一项目进度的瓶颈， 为大幅度提高单板整体设计效率，使用 MENTOR 公司的 ExpeditionPCB 布线器进行多人协同设计能很好地解决这个问题。而为了验证生产质量，需要在单板上添加在线测试点，如何应用 Mentor 布线工具来自动添加测试点提高工作效率显得尤为重要，本文就如何使用 ExpeditionPCB布线器自动添加测试点给出一些基本方法。 [关键词] Mentor、测试点、提高效率
上传时间： 2013-10-19
上传用户：jeffery
针对物体在不同色温光源照射下呈现偏色的现象，用FPGA实现对Bayer CCD数字相机的自动白平衡处理。根据CFA(Color Filter Array)的分布特点，利用双端口RAM(DPRAM)，实现了颜色插值与色彩空间转换。在FPGA上设计了自动白平衡的三大电路模块：色温估计、增益计算和色温校正，并连接形成一个负反馈回路，然后结合EDA设计的特点，改进了增益计算的过程，有效地抑制了色彩振荡现象。
上传时间： 2013-10-22
上传用户：英雄
FSM 分两大类：米里型和摩尔型。 组成要素有输入(包括复位)，状态(包括当前状态的操作)，状态转移条件，状态的输出条件。 设计FSM 的方法和技巧多种多样，但是总结起来有两大类：第一种，将状态转移和状态的操作和判断等写到一个模块(process、block)中。另一种是将状态转移单独写成一个模块，将状态的操作和判断等写到另一个模块中(在Verilog 代码中，相当于使用两个“always” block)。其中较好的方式是后者。其原因 如下： 首先FSM 和其他设计一样，最好使用同步时序方式设计，好处不再累述。而状态机实现后，状态转移是用寄存器实现的，是同步时序部分。状态的转移条件的判断是通过组合逻辑判断实现的，之所以第二种比第一种编码方式合理，就在于第二种编码将同步时序和组合逻辑分别放到不同的程序块(process，block) 中实现。这样做的好处不仅仅是便于阅读、理解、维护，更重要的是利于综合器优化代码，利于用户添加合适的时序约束条件，利于布局布线器实现设计。显式的 FSM 描述方法可以描述任意的FSM(参考Verilog 第四版)P181 有限状态机的说明。两个 always 模块。其中一个是时序模块，一个为组合逻辑。时序模块设计与书上完全一致，表示状态转移，可分为同步与异步复位。
标签： 状态
上传时间： 2015-01-02
上传用户：aa17807091
通用阵列逻辑GAL实现基本门电路的设计 一、实验目的 1.了解GAL22V10的结构及其应用； 2.掌握GAL器件的设计原则和一般格式； 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计； 4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。 二、实验原理 1. 通用阵列逻辑GAL22V10 通用阵列逻辑GAL是由可编程的与阵列、固定（不可编程）的或阵列和输出逻辑宏单元（OLMC）三部分构成。GAL芯片必须借助GAL的开发软件和硬件，对其编程写入后，才能使GAL芯片具有预期的逻辑功能。GAL22V10有10个I/O口、12个输入口、10个寄存器单元，最高频率为超过100MHz。 ispGAL22V10器件就是把流行的GAL22V10与ISP技术结合起来，在功能和结构上与GAL22V10完全相同，并沿用了GAL22V10器件的标准28脚PLCC封装。ispGAl22V10的传输时延低于7.5ns，系统速度高达100MHz以上，因而非常适用于高速图形处理和高速总线管理。由于它每个输出单元平均能够容纳12个乘积项，最多的单元可达16个乘积项，因而更为适用大型状态机、状态控制及数据处理、通讯工程、测量仪器等领域。ispGAL22V10的功能框图及引脚图分别见图1-1和1-2所示。 另外，采用ispGAL22V10来实现诸如地址译码器之类的基本逻辑功能是非常容易的。为实现在系统编程，每片ispGAL22V10需要有四个在系统编程引脚，它们是串行数据输入(SDI)，方式选择(MODE)、串行输出(SDO)和串行时钟(SCLK)。这四个ISP控制信号巧妙地利用28脚PLCC封装GAL22V10的四个空脚，从而使得两种器件的引脚相互兼容。在系统编程电源为+5V，无需外接编程高压。每片ispGAL22V10可以保证一万次在系统编程。 ispGAL22V10的内部结构图如图1-3所示。 2.编译、下载源文件 用VHDL语言编写的源程序，是不能直接对芯片编程下载的，必须经过计算机软件对其进行编译，综合等最终形成PLD器件的熔断丝文件(通常叫做JEDEC文件，简称为JED文件)。通过相应的软件及编程电缆再将JED数据文件写入到GAL芯片，这样GAL芯片就具有用户所需要的逻辑功能。 3.工具软件ispLEVER简介 ispLEVER 是Lattice 公司新推出的一套EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图文件。软件中的Constraints Editor工具允许经由一个图形用户接口选择I/O设置和引脚分配。软件包含Synolicity公司的“Synplify”综合工具和Lattice的ispVM器件编程工具，ispLEVER软件提供给开发者一个简单而有力的工具。
上传时间： 2013-11-17
上传用户：看到了没有
