基于verilog的fir滤波器设计
基于verilog的fir滤波器设计，用的并行结构。在前面基础上加入四级流水（加法器，并行乘法器，乘法结果相加两级），通过验证。...
在前面技术资料
📦 资源总数：74
💻 源代码：249
🔥 在前面热门资料
查看全部74个资源 »插入法的基本工作原理是抽出一个数据
插入法的基本工作原理是抽出一个数据，在前面的数据中寻找相应的位置插入，然后继续下一个数据，直到完成排序。...
生成PN序列（伪随机噪声序列）
生成PN序列（伪随机噪声序列），阶数包括2阶，3阶，4阶，5阶，6阶，7阶，8阶。并在前面补0后形成相应的2的幂次长的序列。...
LabVIEW设置VI运行时菜单
我们知道，只要在VI 属性的窗口外观设置中选择“显示菜单栏”，那么VI 在运行过程中，一般会在前面板窗口中显示菜单栏。...
写出6＋1彩票开奖的情况
写出6＋1彩票开奖的情况，当前6个号码和特别号都对的时候， 这个时候是特等奖。如果前面6个号码都对的时候，中的是一等奖。 在前面6个数字中连续的对了5个的时候，中的是二等奖。 在前面6个数字中连续的对了4个的时候，中的是三等奖 请。编写程序，实现连续多个输入，并在每次输入以后显示号码中奖的情...
💻 在前面源代码
查看更多 »📂 在前面资料分类