蓄电池组已越来越广泛地应用于交通运输、电力、通信等诸多领域和部门，其寿命直接关系到能源的有效利用以及相应系统的整体寿命、可靠性和成本。本课题从提高电池寿命的角度研究串联蓄电池组的充电问题，基于前人使用磁放大器作后级调整的基础上，提出了一种新颖的基于开关管MOSFET后级调整和高频母线的蓄电池组分布式单体充电方法。所有二次侧电路通过高频母线的形式共用一个一次侧电路；在兼顾效率、体积和成本的前提下有效的解决了串联蓄电池组的充电不均衡问题。 论文对采用双管正激拓扑的高频母线产生电路的设计给出了说明；同时也介绍了几种后级调整方法及各自优缺点。针对后级调整中的同步问题，提出了几种产生同步锯齿波的解决方案。最后利用同步脉冲产生电路，采用最常见的UC3843芯片，产生稳定可靠的同步锯齿波，实现后级调整开关动作与母线方波电压的同步。并且针对多路后级调整场合下，采取措施减小了母线电压毛刺，同时也改善了电流采样波形。 论文设计了一套单体3500mAh、3．7V锂离子电池组的单体独立充电器，以双管正激电路为原边电路作为主模块，次级是以MOSFET作后级调整电路实现充电功能作为充电电路模块。试验中采用了四个充电电路模块，同时对四个锂离子电池单体分别独立充电。充电电路模块中，通过控制MOFET开关，可实现锂电池的恒流、恒压充电和满充切断，充电电压和充电电流可精确控制在1％以内。该充电电路并能显示电池充电状态，并在单体充电电路间传递充电状态信号，最后反馈给母线电路以控制母线电压输出的开通与关断。特别指出的是该电路的过放电检测功能，是直接利用电池自身电压来检测得出电池自身是否处于过放电状态判定信号，并在充电模块间传递，最后得出蓄电池组过放电判定信号。整机有较低的待机功耗，并均使用了低成本器件，进一步降低了成本。 论文给出了详细的设计过程，最后通过实验将该方案与串联充电方案比较，验证了该充电方案的可靠性与优越性。
上传时间： 2013-04-24
上传用户：木末花开
随着网络技术的飞速发展，办公楼宇或住宅小区的用电管理也正逐步走向智能化、网络化。论文针对传统的电表系统具有抗干扰能力差、计量不精确、人工抄表费时费力、功能单一等缺点，提出了一套基于以太网传输的三相电量采集系统。该系统采用电能计量芯片CS5460A负责采集电量，AT89S53单片机作为数据处理的核心部件，通过SPI总线传送电流、电压、有功、无功等实时测量值，并用以太网控制器ENC28J60，实现以太网通信，配合上位机显示，对电能进行集中管理。 本系统采用电子计量芯片代替传统的机械脉冲式电能表，并结合用电特性，使得电能计量精度大大提高，电量统计也更加精确。电能表输出的脉冲信号经过网络模块的统计换算之后，通过以太网传输给管理计算机，使得传输距离大大增加。用电量信息经过统计计算存入数据库，可以生成一个用户用电报表并可打印出来，这样可有效的把电能计量、收费管理、用电过程管理等功能集于一体。采用以太网总线控制，不仅减少了布线的成本和难度，且利于数据在局域网内的共享。 本文首先对当前电子式电能表的发展情况、技术特点作了一个简单的概述。其次阐述了系统的硬件电路设计及系统软件设计，并对以太网通信的重要依据-TCP/IP协议作了全面的分析，介绍了TCP/IP协议的四个协议层：链路层、网络层、传输层和应用层及其具体实现方法，精简了TCP/IP协议。最后简单介绍了上位机上的管理软件设计。
上传时间： 2013-06-09
上传用户：youth25
瑞泰开发板ICETEK-DM642的实验例程 实验5.1：发光二极管的显示编程––––––––––––––––––– 85 实验5.2：定时器控制发光二极管的显示–––––––––––––––– 90 实验5.3：音频输出––––––––––––––––––––––––– 94 实验5.4：BSL 测试––––––––––––––––––––––––– 97 实验5.5：FLASH 烧写和程序自启动（Boot Loader）–––––––––––99 第二章：基于 ICETEK-DM642-PCI 的基本图象算法实现–––––––––––104 实验5.6---实验5.19：视频驱动程序应用––––––––––––––––104 实验5.20：视频图像处理-取反––––––––––––––––––––122 实验5.21：视频图像处理-直方图统计–––––––––––––––––124 实验5.22：视频图像处理-直方图均衡化增强––––––––––––––126 实验5.23：视频图像处理-中值滤波–––––––––––––––––– 129 实验5.24：视频图像处理-边缘检测（Sobel 算子）––––––––––––132 实验5.25：视频图像处理-傅立叶变换––––––––––––––––– 136 实验5.26：视频图像处理-彩色空间变换–––––––––––––––– 140 第三章：基于ICETEK-DM642-PCI 的FPGA 实现OSD 功能及图象算法–––– 144 实验5.27---实验5.30：视频图像与图形的叠加–––––––––––––144 第四章：基于ICETEK-DM642-PCI 的复杂图象算法实现––––––––––– 148 实验5.31：视频图像处理-H.263 编码解码––––––––––––––––148 实验5.32：视频图像处理-JPEG2 编码解码–––––––––––––––153 实验5.33：视频图像处理-MPEG2 编码解码–––––––––––––––157 实验5.34：视频图像处理-运动图像检测––––––––––––––––162 第五章：基于ICETEK-DM642-PCI 的图象网络算法实现–––––––––––166 实验5.35：视频图像处理-JPEG 网络摄像机–––––––––––––––166 实验5.36：视频图像处理-双路JPEG 网络摄像机–––––––––––––170 实验5.37：视频图像处理-视频网络服务器––––––––––––––– 174 实验5.38：视频图像处理-视频网络客户端––––––––––––––– 179 第六章：基于ICETEK-DM642-PCI 的语音算法实现：–––––––––––––184 实验5.39：语音处理-数字回声–––––––––––––––––––– 184 实验5.40：语音处理-滤波处理–––––––––––––––––––– 187 实验5.41：语音处理-滤波处理1––––––––––––––––––– 189 第七章：基于ICETEK-DM642-PCI 的上位机通讯实验–––––––––––– 191 实验5.42：通信-异步串口––––––––––––––––––––––191 实验5.43：通信-PCI 总线–––––––––––––––––––––– 194 实验 5.44：视频图像处理-生成图像文件–––––––––––––––– 198
上传时间： 2013-05-31
上传用户：zxianyu
本文首先从数控系统的组成与特点进行详细分析，然后对运动控制卡在整个系统中承担功能进行了分析。根据数字型号处理器件的快速运算能力和现场可编程门阵列器件的灵活、通用性提出了基于DSP器件和FPGA器件进行总体设计的规划。 本文重点详细阐述了四轴运动控制卡硬件电路的设计。通过对现有部分PC总线的介绍与比较，设计选择了PCI总线作为上位PC与运动控制卡的通信总线，并且选择PCI9052芯片来设计PCI接口模块；基于DSP器件的特点，设计选择了TMS320LF2407芯片为核心，进行运算控制单元的设计，同时对其主要内部资源进行了分配。最后，根据硬件的原理图，完成了具体电路板的制作。 对软件设计，文章主要对插补算法在DSP上的实现作了一些探讨。介绍了两种加速模式：梯形加速模式和s曲线加速模式。就逐点比较法直线和圆弧插补算法以及数字积分插补原理也进行了分析。最终，提出总体程序流程控制、速度控制算法、插补算法等的程序设计框架，并进行了具体程序设计。
上传时间： 2013-07-19
上传用户：CHENKAI
随着通信技术的发展，视频传输系统因具有方便、实时、准确等特点已成为现代工业管理、安全防范、城市交通中必不可少的重要部分。而光纤传输以大容量、保密性能好、抗干扰能力强、传输距离等优点越来越受人们的关注。本论文以FPGA为核心芯片，结合数字化技术和时分复用技术，提出了一种无压缩多路数字视频光纤传输系统设计方案，并详细分析方案的设计过程。 系统分A/D转换、D/A转换和FPGA数据处理三大模块化进行设计，FPGA数据处理模块实现了程序的配置下载、IO口的控制功能、各时钟分频、锁相功能和多路数字信号的复接解复接仿真，同时完成了视频信号的A/D转换和数字视频信号的D/A转换功能，最终实现了八路视频信号在一根光纤上实时传输的功能。接收视频图像轮廓清晰、没有不规则的闪烁、没有波浪状等条纹或横条出现，基本满足视频监控系统的图像质量指标要求。各路视频信号的输入输出电接口、阻抗和收发光接口均符合国家标准，系统具高集成度、灵活性等特点，能广泛应用于各场合的视频监控系统和安全防范系统中。 关键词：FPGA，光纤传输，视频信号
上传时间： 2013-06-05
上传用户：zxh1986123
现代的计算机追求的是更快的速度、更高的数据完整性和灵活性。无论从物理性能，还是从电气性能来看，现今的并行总线都已出现了某些局限，无法提供更高的数据传输率。而SATA以其传输速率快、支持热插拔、可靠的数据传输等特点，得到各行业越来越多的支持。 目前市场上的SATA IP CORE都是面向IC设计的，不利于在FPGA上集成，因此，本文在Xilinx公司的Virtex5系列FPGA上实现SATAⅡ协议，对SATA技术的推广、国内逻辑IP核的发展都有一定的意义。 本文将SATAⅡ协议的FPGA实现划分成物理层、链路层、传输层和应用层四个模块。提出了物理层串行收/发器设计以及物理链路初始化方案。分析了链路层模块结构，给出了作为SATAⅡ链路层核心的状态机的设计。为满足SATAⅡ协议3．0Gbps的速率，采用扩大数据处理位宽的方法，设计完成了链路层的16b/20b编码模块，同时为提高数据传输可靠性和信号的稳定性，分别实现了链路层CRC校验模块和并行扰码模块。在描述协议传输层的模块结构的基础上，给出了作为传输层核心的状态机的设计，并以DMA DATA OUT命令的操作为例介绍了FIS在传输层中的处理过程。完成了命令层协议状态机的设计，并实现了SATAⅡ新增功能NCQ技术，从而使得数据传输更加有效。最后为使本设计应用更加广泛，设计了基于AHB总线的用户接口。 本设计采用Verilog HDL语言对需要实现的电路进行描述，并使用Modelsim软件仿真。仿真结果表明，本文设计的逻辑电路可靠稳定，与SATAⅡ协议定义功能一致。
上传时间： 2013-06-16
上传用户：cccole0605
卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同，因此设计可重配置的Viterbi译码器，使其能够满足多种通信系统的应用需求，具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上，重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法，节省了资源；加比选模块使用全并行结构保证处理速度；幸存路径管理模块使用3指针偶算法的流水线结构，大大提高了译码速度。在Xilinx ISE8.2i环境下，用VHDL硬件描述语言编写程序，实现(2，1，7)卷积码的Viterbi译码器。在(2，1，7)卷积码译码器基础上，扩展了Viterbi译码器的通用性，使其能够对不同的卷积码译码。译码器根据不同的工作模式，可以对(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四种广泛运用的卷积码译码，并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路，生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证，Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器，译码器运行稳定可靠。最后，使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析，仿真结果表明，在同等条件下，本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。
上传时间： 2013-06-24
上传用户：myworkpost
当今，移动通信正处于向第四代通信系统发展的阶段，OFDM技术作为第四代数字移动通信(4G)系统的关键技术之一，被包括LTE在内的众多准4G协议所采用。IDFT/DFT作为OFDM系统中的关键功能模块，其精度对基带解调性能产生着重大的影响，尤其对LTE上行所采用的SC_FDMA更是如此。为了使定点化IDFT/DFT达到较好的性能，本文采用数字自动增益控制(DAGC)技术，以解决过大输入信号动态范围所造成的IDFT/DFT输出信噪比(SNR)恶化问题。 首先，本文简单介绍了较为成熟的AAGC(模拟AGC)技术，并重点关注近年来为了改善其性能而兴起的数字化AGC技术，它们主要用于压缩ADC输入动态范围以防止其饱和。针对基带处理中具有累加特性的定点化IDFT/DFT技术，进一步分析了AAGC技术和基带DAGC在实施对象，实现方法等上的异同点，指出了基带DAGC的必要性。 其次，根据LTE协议，搭建了从调制到解调的基带PUSCH处理链路，并针对基于DFT的信道估计方法的缺点，使用简单的两点替换实现了优化，通过高斯信道下的MATLAB仿真，证明其可以达到理想效果。仿真结果还表明，在不考虑同步问题的高斯信道下，本文所搭建的基带处理链路，采用64QAM进行调制，也能达到在SNR高于17dB时，硬判译码结果为极低误码率(BER)的效果。 再次，在所搭建链路的基础上，通过理论分析和MATLAB仿真，证明了包括时域和频域DAGC在内的基带DAGC具有稳定接收链路解调性能的作用。同时，通过对几种DAGC算法的比较后，得到的一套适用于实现的基带DAGC算法，可以使IDFT/DFT的输出SNR处于最佳范围，从而满足LTE系统基带解调的要求。针对时域和频域DAGC的差异，分别选定移位和加法，以及查表的方式进行基带DAGC算法的实现。 最后，本文对选定的基带DAGC算法进行了FPGA设计，仿真、综合和上板结果说明，时域和频域DAGC实现方法占用资源较少，容易进行集成，能够达到的最高工作频率较高，完全满足基带处理的速率要求，可以流水处理每一个IQ数据，使之满足基带解调性能。
上传时间： 2013-05-17
上传用户：laozhanshi111
继电器控制电路继电器控制电路继电器控制电路继电器控制电路继电器控制电路继电器控制电路继电器控制电路继电器控制电路
上传时间： 2013-05-21
上传用户：zxianyu
基于ATMEGA8的四轴飞行器源码，代码写的相当不错，主要是无刷马达的驱动，各轴间的通信，及PID控制。
上传时间： 2013-07-30
上传用户：569342831
