这是我在ISP编程实验中独立编写的采用结构化描述的四位全加器，通过四次映射一位全加器的方式实现了四位全加器的功能，并附有数码显示模块，将全加器的运算结果输出到数码管显示。
上传时间： 2017-01-19
上传用户：1583060504
这是我在ISP编程课上独立编写的一个采用模块化+行为描述方式实现的可控脉冲发生器。程序有四个并行模块：减数器&控制模块（用于设置发生脉冲数量并记数，同时产生控制信号）、脉冲发生模块（用于接受控制信号并产生脉冲输出）、脉冲接收模块（用于接收脉冲输出并记录脉冲个数）、显示模块（将接受模块记录到的脉冲总数显示到数码管上）。此程序是我从画逻辑结构图开始一步步独立开发的，并没有参考或仿照网络上的其他脉冲发生器源码，因此与网络上任何其他可控脉冲发生器的源码决无雷同。
上传时间： 2017-01-20
上传用户：2525775
里面有四个vhdl源程序 分别为状态机 三位表决器 和交通灯 优先编码器
上传时间： 2013-12-21
上传用户：SimonQQ
本例展示了如何利用外设TIM2来产生四路频率不同的信号。 TIM2时钟设置为36MHz，预分频设置为2，使用输出比较-翻转模式（Output Compare Toggle Mode）。 TIM2计数器时钟可表达为：TIM2 counter clock = TIMxCLK / (Prescaler +1) = 12 MHz 设置TIM2_CCR1寄存器值为32768，则CC1更新频率为TIM2计数器时钟频率除以CCR1寄存器值，为366.2 Hz。因此，TIM2通道1可产生一个频率为183.1 Hz的周期信号。 同理，根据寄存器TIM2_CCR2 、TIM2_CCR3和 TIM2_CCR4的值，TIM2通道2可产生一个频率为366.3 Hz的周期信号；TIM2通道3可产生一个频率为732.4 Hz的周期信号；TIM2通道4可产生一个频率为1464.8 Hz的周期信号。 可以通过示波器观察各路输出
上传时间： 2014-01-22
上传用户：plsee
四个人玩,对面两人为一队.判定胜负比较麻烦,通常是有计分规则.按照你手中牌的点数,叫牌以及有无局并参照计分规则来判定.一般比赛分队式或复式两种. 想学的话,先买本书看看,了解叫牌规则,点数规则和花色大小.重要的是你必须得有一个好的搭档.共同进步.
上传时间： 2014-01-13
上传用户：hwl453472107
比较详尽的VGA端口寄存器的文档，分类介绍了DOS下常用的VGA类型。在DOS下进行VGA编程必备。
上传时间： 2017-02-20
上传用户：youlongjian0
低噪声震荡器设计资料,网上找来的,比较好的 资料
上传时间： 2013-12-24
上传用户：youlongjian0
电流检测实例 功能：通过定时器定时从AD上读取电压数据，将电压数据通过 数码管显示出来
上传时间： 2017-02-28
上传用户：wangyi39
这个课程设计的题目是模拟电压采集电路与程序设计,报告书的内容都比较详细.
上传时间： 2017-03-09
上传用户：Zxcvbnm
低功耗、四路、12位、电压输出DAC，串行接口 max525的avr驱动程序
上传时间： 2014-11-27
上传用户：ghostparker
