可控m序列产生器我分成四个小模块来做，M，M1，M2，M3分别对应为：m序列产生器、控制器、码长选择器、码速率选择器。
上传时间： 2013-12-22
上传用户：wpt
VB 例程序讲解 、局域网聊天程序 二、可以换肤的窗体 三、richtext实现的文本编辑器 四、用OLE实现文件拖放 五、窗体卸载时弹出确认对话框 六、让控件大小随窗体改变而改变 七、拖动无标题栏窗体 八、在打开文件对话框中选择多文件
上传时间： 2015-04-25
上传用户：VRMMO
一个比较老的C语言编译器,WAVE的老板本仿真器只能用他
上传时间： 2013-12-18
上传用户：凌云御清风
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
上传时间： 2015-05-02
上传用户：zukfu
89C2051写的时钟源程序,学习单片机内部定时器功能的比较好的参考例程，可直接用在实际产品中，
上传时间： 2014-11-27
上传用户：1101055045
第一章 8086程序设计 第二章 MCS-51程序设计 第三章 微机基本系统的设计 第四章 存贮器与接口 第五章 并行接口 第六章 计数器、定时器与接口 第七章 显示器与键盘接口 第八章 串行通信及接口 第九章 数模转换器和模数转换器接口
上传时间： 2015-05-03
上传用户：pinksun9
目 录 实验 实验一：WAVE软件使用 实验二：常用指令的使用练习 实验三：循环程序 实验四：查表程序 实验五：数制转换程序 实验六 实用子程序：（编程器的使用） 实验七：中断/定时程序 实验八：输入检测与输出显示程序 课设 一、课程设计目的和意义 二、实验电路系统的结构和使用方法 三、设计参考题目介绍和设计提示性思考题 四、设计任务书及要求 五、课程设计报告格式及要求 六、考核办法 七、课程设计内容及学时安排
上传时间： 2015-05-13
上传用户：362279997
并行接口电压输出型DA转换器的控制程序，分8+4和4
上传时间： 2013-12-14
上传用户：aig85
设计一个可容纳四组参赛的数字式抢答器，每组设一个按钮供抢答使用。抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用；设置一个主持人“复位”按钮，主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，用指示灯显示抢答组别，扬声器发出2—3s的音响。 设置犯规电路，对提前抢答和超时答题(例如3min)的组别鸣笛示警，并由组别显示电路显示出犯规组别。 设置一个计分电路，每组开始预置10分，由主持人记分，答对一次加1分，答错一次减1分。
上传时间： 2015-05-16
上传用户：cursor
7400 2输入端四与非门 7401 集电极开路2输入端四与非门 7402 2输入端四或非门 7403 集电极开路2输入端四与非门 7404 六反相器 7405 集电极开路六反相器 7406 集电极开路六反相高压驱动器 7407 集电极开路六正相高压驱动器 7408 2输入端四与门 7409 集电极开路2输入端四与门 7410 3输入端3与非门 74107 带清除主从双J-K触发器 74109 带预置清除正触发双J-K触发器 7411 3输入端3与门 74112 带预置清除负触发双J-K触发器 7412 开路输出3输入端三与非门 74121 单稳态多谐振荡器 74122 可再触发单稳态多谐振荡器 74123 双可再触发单稳态多谐振荡器 74125 三态输出高有效四总线缓冲门 74126 三态输出低有效四总线缓冲门 7413 4输入端双与非施密特触发器 74132 2输入端四与非施密特触发器 74133 13输入端与非门 74136 四异或门 74138 3-8线译码器/复工器 74139 双2-4线译码器/复工器 7414 六反相施密特触发器 74145 BCD—十进制译码/驱动器 7415 开路输出3输入端三与门 74150 16选1数据选择/多路开关 74151 8选1数据选择器 74153 双4选1数据选择器 74154 4线—16线译码器
上传时间： 2014-01-10
上传用户：jackgao
