自适应滤波器是智能天线技术中核心部分-自适应波束成形器的关键技术，算法的高效稳定性及硬件时钟速率的快慢是判断波束成形器性能优劣的主要标准。 首先选取工程领域最常用的自适应横向LMS滤波算法作为研究对象，提出了利用最小均方误差意义下自适应滤波器的输出信号与主通道噪声信号的等效关系，得到滤波器最佳自适应参数的方法。并分析了在平稳和非平稳环境噪声下，滤波器的收敛速度、权系数稳定性、跟踪输入信号的能力和信噪比的改善等特性。 在分析梯度自适应格型算法的基础上，提出利用最佳反射系数的收敛性和稳定性，得到了梯度自适应格型滤波器的定步长改进方法；并以改进的梯度自适应格型和线性组合器组成梯度自适应格型联合处理算法，在同样环境噪声下，相比自适应横向LMS算法，其各项性能指标都得到了极大地改善，而且有利于节省硬件资源。 设计了自适应横向LMS滤波器和梯度自适应格型联合处理滤波器的电路模型，并用驰豫超前技术对两类滤波器进行了流水线优化。利用Altera公司的CycloneⅡ系列EP2C5T144C6芯片和多种EDA工具，完成了滤波器的FPGA硬件设计与仿真实现。并以FPGA实现的3节梯度自适应格型联合处理器为核心，设计了一种TD-SCDMA系统的自适应波束成形器，分析表明可以很好地利用系统提供的参考信号对下行波束进行自适应成形。
上传时间： 2013-07-16
上传用户：xyipie
近年来，人们对无线数据和多媒体业务的需求迅猛增加，促进了宽带无线通信新技术的发展和应用。正交频分复用 (Orthogonal Frequency Division Multiolexing，OFDM)技术已经广泛应用于各种高速宽带无线通信系统中。然而 OFDM 系统相比单载波系统更容易受到频偏和时偏的影响，因此如何有效地消除频偏和时偏，实现系统的时频同步是 OFDM 系统中非常关键的技术。 本文讨论了非同步对 OFDM 系统的影响，分析了当前用于 OFDM 系统中基于数据符号的同步算法，并简单介绍非基于数据符号同步技术。基于数据符号的同步技术通过加入训练符号或导频等附加信息，并利用导频或训练符号的相关性实现时频同步。此算法由于加入了附加信息，降低了带宽利用率，但同步精度相对较高，同步捕获时间较短。 随着电子芯片技术的快速发展，电子设计自动化 (Electronic DesignAutomation，EDA) 技术和可编程逻辑芯片 (FPGA/CPLD) 的应用越来越受到大家的重视，为此文中对 EDA 技术和 Altera 公司制造的 FPGA 芯片的原理和结构特点进行了阐述，还介绍了在相关软件平台进行开发的系统流程。 论文在对基于数据符号三种算法进行较详细的分析和研究的基础上，尤其改进了基于导频符号的同步算法之后，利用 Altera 公司的 FPGA 芯片EP1S25F102015 在 OuartusⅡ5.0 工具平台上实现了 OFDM 同步的硬件设计，然后进行了软件仿真。其中对基于导频符号同步的改进算法硬件设计过程了进行了详细阐述。不仅如此，对于基于 PN 序列帧的同步算法和基于循环前缀 (Cycle Prefix，CP) 的极大似然 (Maximam Likelihood,ML)估计同步算法也有具体的仿真实现。 最后，文章还对它们进行了比较，基于导频符号同步设计的同步精度比较高，但是耗费芯片的资源多，另一个缺点是没有频偏估计，因此运用受到一定限制。基于 PN 序列帧的同步设计使用了最少的芯片资源，但要提取 PN 序列中的信号数据有一定困难。基于循环前缀的同步设计占用了芯片 I/O 脚稍显多。这几种同步算法各有优缺点，但可以根据不同的信道环境选用它们。
上传时间： 2013-04-24
上传用户：断点PPpp
很多人对EMI知识已经有所了解，但是缺乏实际电路的应用知识，本手册由村田制作所提供，对EMI噪声抑制电路进行了详细的描述，有很好的实践指导意义。
上传时间： 2013-06-05
上传用户：cxl274287265
回波抵消器在免提电话、无线产品、IP电话、ATM语音服务和电话会议等系统中，都有着重要的应用。在不同应用场合对回波抵消器的要求并不完全相同，本文主要研究应用于电话系统中的电回波抵消器。电回波是由于语音信号在电话网中传输时由于阻抗不匹配而产生的。 传统回波抵消器主要是基于通用DSP处理器实现的，这种回波抵消器在系统实时性要求不高的场合能很好的满足回波抵消的性能要求，但是在实时性要求较高的场合，其处理速度等性能方面已经不能满足系统高速、实时的需要。现代大容量、高速度的FPGA的出现，克服了上诉方案的诸多不足。用FPGA来实现数字信号处理可以很好地解决并行性和速度问题，且其灵活的可配置特性使得FPGA构成的DSP系统非常易于修改、测试和硬件升级。 本文研究目标是如何在FPGA芯片上实现回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模块算法，包括自适应滤波算法、远端检测算法、双讲检测算法、NLP算法、舒适噪声产生算法，并实现了这些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的设计流程与实现方法，并利用硬件描述语言Verilog HDL实现了各部分算法。 (3)在OuartusⅡ和ModelSim仿真环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证。并在FPGA硬件平台上实现了该系统。 (4)根据ITU-T G．168的标准和建议，对设计进行了大量的主、客测试，各项测试结果均达到或优于G．168的要求。
上传时间： 2013-06-23
上传用户：123啊
本文以VB 为主体开发语言，实现了参数化设计凸轮和凸轮轮廓设计过程的动画仿真，既提高了凸轮设计效率，又益于计算机辅助教学。
上传时间： 2013-06-13
上传用户：www240697738
由于其很强的纠错性能和适合硬件实现的编译码算法，卷积编码和软判决维特比译码目前已经广泛应用于卫星通信系统。然而随着航天事业的发展，卫星有效载荷种类的增多和分辨率的不断提高，信息量越来越大。如何在低信噪比的功率受限信道条件下提高传输速率成为目前亟待解决的问题。本论文结合在研项目，在编译码算法、编译码器的设计与实现、编译码器性能提高三个方面对卷积编码和维特比译码进行了深入研究，并进一步介绍了使用VHDL语言和原理图混合输入的方式，实现一种(7,3/4)增信删余方式的高速卷积编码器和维特比译码器的详细过程；然后将设计下载到XILINX的Virtex2 FPGA内部进行功能和时序确认，最终在整个数据传输系统中测试其性能。本文所实现的维特比译码器速率达160Mbps，远远高于目前国内此领域内的相关产品速率。 首先，论文具体介绍了卷积编码和维特比译码的算法，研究卷积码的各种参数(约束长度、生成多项式、码率以及增信删余等)对其译码性能的影响；针对项目需求，确定卷积编码器的约束长度、生成多项式格式、码率和相应的维特比译码器的回归长度。 其次，论文介绍了编解码器的软、硬件设计和调试一根据已知条件，使用VHDL语言和原理图混合输入的方式设计卷积编码和维特比译码的源代码和原理图，分别采用功能和电路级仿真，确定卷积编码和维特比译码分别需要占用的资源，考虑卷积编码器和维特比译码器的具体设计问题，包括编译码的基本结构，各个模块的功能及实现策略，编译码器的时序、逻辑综合等；根据软件仿真结果，分别确定卷积编码器和维特比译码器的接口、所需的FPGA器件选型和进行各自的印制板设计。利用卷积码本身的特点，结合FPGA内部结构，采用并行卷积编码和译码运算，设计出高速编译码器；对软、硬件分别进行验证和调试，并将验证后的软件下载到FPGA进行电路级调试。 最后，论文讨论了卷积编码和维特比译码的性能：利用已有的测试设备在整个数据传输系统中测试其性能(与没有采用纠错编码的数传系统进行比对)；在信道中加入高斯白噪声，模拟高斯信道，进行误码率和信噪比测试。
上传时间： 2013-04-24
上传用户：mingaili888
软件无线电(SDR，Software Defined Radio)由于具备传统无线电技术无可比拟的优越性，已成为业界公认的现代无线电通信技术的发展方向。理想的软件无线电系统强调体系结构的开放性和可编程性，减少灵活性著的硬件电路，把数字化处理(ADC和DAC)尽可能靠近天线，通过软件的更新改变硬件的配置、结构和功能。目前，直接对射频(RF)进行采样的技术尚未实现普及的产品化，而用数字变频器在中频进行数字化是普遍采用的方法，其主要思想是，数字混频器用离散化的单频本振信号与输入采样信号在乘法器中相乘，再经插值或抽取滤波，其结果是，输入信号频谱搬移到所需频带，数据速率也相应改变，以供后续模块做进一步处理。数字变频器在发射设备和接收设备中分别称为数字上变频器(DUC，Digital Upper Converter)和数字下变频器(DDC，Digital Down Converter)，它们是软件无线电通信设备的关键部什。大规模可编程逻辑器件的应用为现代通信系统的设计带来极大的灵活性。基于FPGA的数字变频器设计是深受广大设计人员欢迎的设计手段。本文的重点研究是数字下变频器(DDC)，然而将它与数字上变频器(DUC)完全割裂后进行研究显然是不妥的，因此，本文对数字上变频器也作适当介绍。 第一章简要阐述了软件无线电及数字下变频的基本概念，介绍了研究背景及所完成的主要研究工作。 第二章介绍了数控振荡器(NCO)，介绍了两种实现方法，即基于查找表和基于CORDIC算法的实现。对CORDIc算法作了重点介绍，给出了传统算法和改进算法，并对基于传统CORDIC算法的NCO的FPGA实现进行了EDA仿真。 第三章介绍了变速率采样技术，重点介绍了软件无线电中广泛采用的级联积分梳状滤波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)补偿法，对前者进行了基于Matlab的理论仿真和FPGA实现的EDA仿真，后者只进行了基于Matlab的理论仿真。 第四章介绍了分布式算法和软件无线电中广泛采用的半带(half-band，HB)滤波器，对基于分布式算法的半带滤波器的FPGA实现进行了EDA仿真，最后简要介绍了FIR的多相结构。 第五章对数字下变频器系统进行了噪声综合分析，给出了一个噪声模型。 第六章介绍了数字下变频器在短波电台中频数字化应用中的一个实例，给出了测试结果，重点介绍了下变频器的：FPGA实现，其对应的VHDL程序收录在本文最后的附录中，希望对从事该领域设计的技术人员具有一定参考价值。
上传时间： 2013-06-09
上传用户：szchen2006
回波消除器广泛应用于公用电话交换网(PSTN)、移动通信系统和视频电话会议系统等多种语音通信领域。在PSTN系统中，由于线路阻抗不匹配，远端语音信号通过混合线圈时产生一定泄漏，一部分信号又传回远端，产生线路回波，回波的存在会严重影响语音通信质量。本文主要针对线路回波进行研究，设计并实现了满足实用要求的基于FPGA平台的回波消除器。 首先，对回波产生原理和目前几种常用回波消除算法进行了分析，在研究自适应回波消除器的各个模块，特别是深入分析各种自适应滤波算法和双讲检测算法，综合考虑各种算法的运算复杂度和性能的情况下，这里采用NLMS算法实现自适应回波消除器。针对传统双讲检测算法在近端语音幅度较低情况下容易产生误判的情况，给出一种基于子带滤波器组的改进双讲检测算法。 本文首先使用C语言实现回波消除器的各个模块，其中包括自适应滤波器、远端检测、双讲检测、非线性处理和舒适噪声产生模块。经过仿真测试，相关模块算法能够有效提高回波消除器性能。在此基础上，本文使用硬件描述语言Veillog HDL，在QuartusⅡ和ModelSim软件平台上实现各功能模块，并通过模块级和系统级功能仿真以及时序仿真验证，最终在现场可编程门阵列(Field Programmable Gate Arrav，FPGA)平台上实现回波消除系统。本文详细阐述了基于FPGA的设计流程与设计方法，并描述了自适应滤波器、基于分布式算法FIR滤波器、除法器和有限状态机的设计过程。 根据ITU-T G.168标准提出的测试要求，本文埘基于FPGA设计实现的自适应回波消除系统进行大量主客观测试。经过测试，各项性能指标均达到或超过G.168标准的要求，具有良好的回波消除效果。
上传时间： 2013-06-18
上传用户：qwe1234
随着人们对无线通信需求和质量的要求越来越高，无线通信设备的研发也变得越来越复杂，系统测试在整个设备研发过程中所占的比重也越来越大。为了能够尽快缩短研发周期，测试人员需要在实验室模拟出无线信道的各种传播特性，以便对所设计的系统进行调试与测试。无线信道仿真器是进行无线通信系统硬件调试与测试不可或缺的仪器之一。 本文设计的无线信道仿真器是以Clarke信道模型为参考，采用基于Jakes模型的改进算法，使用Altera公司的StratixⅡ EP2S180模拟实现了频率选择性衰落信道。信道仿真器实现了四根天线数据的上行接收，每根天线由八条可分辨路径，每条可分辨路径由64个反射体构成，每根天线可分辨路径和反射体的数目可以独立配置。通过对每个反射体初始角度和初始相位的设置，并且保证反射体的角度和相位是均匀分布的随机数，可以使得同一条路径不同反射体之间的非相关特性，得到的多径传播信道是一个离散的广义平稳非相关散射模型(WSSUS)。无线信道仿真器模拟了上行数据传输环境，上行数据由后台产生后储存在单板上的SDRAM中。启动测试之后，上行数据在CPU的控制下通过信道仿真器，然后送达基带处理板解调，最后测试数据的误码率和误块率，从而分析基站的上行接收性能。 首先，本文研究了3GPP TS 25.141协议中对通信设备测试的要求和无线信道自身的特点，完成了对无线信道仿真器系统设计方案的吸收和修改。 其次，针对FPGA内部资源结构，研究了信道仿真器FPGA实现过程中的困难和资源的消耗，进行了模块划分。主要完成了时延模块、瑞利衰落模块、背板接口模块等的RTL级代码的开发、仿真、综合和板上调试；完成了FPGA和后台软件的联合调试；完成了两天线到四天线的改版工作，使FPGA内部的工作频率翻了一倍，大幅降低了FPGA资源的消耗。 最后，在完成无线信道仿真器的硬件设计之后，对无线信道仿真器的测试根据3GPP TS 25.141 V6.13.0协议中的要求进行，即在数据误块率(BLER)一定的情况下，对不同信道传播环境和不同传输业务下的信噪比(Eb/No)进行测试，单天线和多天线的测试结果符合协议中规定的信噪比(Eb/No)的要求。
上传时间： 2013-04-24
上传用户：小杨高1
软件无线电(Software Radio)具有高度灵活性、开放性，很容易实现与现有和未来多种电台的兼容，能最大限度的满足了互联互通的要求。而基于多相滤波器组的信道化软件无线电接收技术以其固有的全概率接收、降采样速率以及其大幅提高运算速率的能力越来越受到重视。本文主要研究了基于现场可编程门阵列(FPGA)的软件无线电信道化中频接收技术设计与实现。 首先介绍了软件无线电的基本概念以及其发展状况，深入讨论了软件无线电的基本理论，主要介绍了设计中所用到的带通采样技术、信号的抽取技术与多相滤波技术。 然后简要介绍了信道化中频接收机的射频(Radio Frequency，RF)前端接收技术，设置宽中频超外差接收机射频前端的设计指标，给出了改进的实信号滤波器组低通型实现结构，并依此推导和建立了实信号多相滤波器组信道化中频接收机的数学模型。 最后基于EP1S80开发平台实现了实信号多相滤波器组信道化的中频接收机。给出了多相滤波器、抽取运算、FFT运算、信道划分以及复乘运算的设计方案。仿真结果表明，该接收机能够实现对中频信号的正确接收，验证了系统设计的可行性。
上传时间： 2013-06-12
上传用户：qq521
