华为软件编程规范和范例华为软件编程规范和范例华为软件编程规范和范例华为软件编程规范和范例华为软件编程规范和范例华为软件编程规范和范例
上传时间： 2013-05-23
上传用户：guh000
现场可编程门阵列(FPGA)是一种可实现多层次逻辑器件。基于SRAM的FPGA结构由逻辑单元阵列来实现所需要的逻辑函数。FPGA中，互连线资源是预先定制的，这些资源是由各种长度的可分割金属线，缓冲器和．MOS管实现的，所以相对于ASIC中互连线所占用的面积更大。为了节省芯片面积，一般都采用单个MOS晶体管来连接逻辑资源。MOS晶体管的导通电阻可以达到千欧量级，可分割金属线段的电阻相对于MOS管来说是可以忽略的，然而它和地之间的电容达到了0.1pf[1]。为了评估FPGA的性能，用HSPICE仿真模型虽可以获得非常精确的结果，但是基于此模型需要花费太多的时间。这在基于时序驱动的工艺映射和布局布线以及静态时序分析中都是不可行的。于是，非常迫切地需要一种快速而精确的模型。 FPGA中连接盒、开关盒都是由MOS管组成的。FPGA中的时延很大部分取决于互连，而MOS传输晶体管在互连中又占了很大的比重。所以对于MOS管的建模对FPGA时延估算有很大的影响意义。对于MOS管，Muhammad[15]采用导通电阻来代替MOS管，然后用。Elmore[3]时延和Rubinstein[4]时延模型估算互连时延。Elmore时延用电路的一阶矩来近似信号到达最大值50％时的时延，而Rubinstein也是通过计算电路的一阶矩估算时延的上下边界来估算电路的时延，然而他们都是用来计算RC互连时延。传输管是非线性器件，所以没有一个固定的电阻，这就造成了Elmore时延和Rubinstein时延模型的过于近似的估算，对整体评估FPGA的性能带来负面因素。 本论文提出快速而精确的现场可编程门阵列FPGA中的互连资源MOS传输管时延模型。首先从阶跃信号推导出适合50％时延的等效电阻模型，然后在斜坡输入的时候，给出斜坡输入时的时延模型，并且给出等效电容的计算方法。结果验证了我们精确的时延模型在时间上的开销少的性能。 在岛型FPGA中，单个传输管能够被用来作为互连线和互连线之间的连接，或者互连线和管脚之间的连接，如VPR把互连线和管脚作为布线资源，管脚只能单独作为输入或者输出管脚，以致于它们不是一个线网的起点就是线网的终点。而这恰恰忽略了管脚实际在物理上可以作为互连线来使用的情况(VPR认为dogleg现象本身对性能提高不多)。本论文通过对dogleg现象进行了探索，并验证了在使用SUBSET开关盒的情况下，dogleg能提高FPGA的布通率。
上传时间： 2013-07-24
上传用户：yezhihao
FPGA(Field Programmable Gate Arrays)是目前广泛使用的一种可编程器件，FPGA的出现使得ASIC(Application Specific Integrated Circuits)产品的上市周期大大缩短，并且节省了大量的开发成本。目前FPGA的功能越来越强大，满足了目前集成电路发展的新需求，但是其结构同益复杂，规模也越来越大，内部资源的种类也R益丰富，但同时也给测试带来了困难，FPGA的发展对测试的要求越来越高，对FPGA测试的研究也就显得异常重要。 本文的主要工作是提出一种开关盒布线资源的可测性设计，通过在FPGA内部加入一条移位寄存器链对开关盒进行配置编程，使得开关盒布线资源测试时间和测试成本减少了99％以上，而且所增加的芯片面积仅仅在5％左右，增加的逻辑资源对FPGA芯片的使用不会造成任何影响，这种方案采用了小规模电路进行了验证，取得了很好的结果，是一种可行的测试方案。 本文的另一工作是采用一种FPGA逻辑资源的测试算法对自主研发的FPGA芯片FDP250K的逻辑资源进行了严格、充分的测试，从FPGA最小的逻辑单元LC开始，首先得到一个LC的测试配置，再结合SLICE内部两个LC的连接关系得到一个SLICE逻辑单元的4种测试配置，并且采用阵列化的测试方案，同时测试芯片内部所有的逻辑单元，使得FPGA内部的逻辑资源得完全充分的测试，测试的故障覆盖率可达100％，测试配置由配套编程工具产生，测试取得了完满的结果。
上传时间： 2013-06-29
上传用户：Thuan
波形发生器设计论文:本系统主要以单片机为控制核心，由可编程逻辑器件（CPLD）模块、键盘输入模块、LED显示模块、双口RAMIDT7132、DA转换输出、rom、巴特沃斯有源低通滤波器等部件组成。采用
上传时间： 2013-07-07
上传用户：ma1301115706
PLC编程软件Schneider,OMRON,Siemens,Allen-Bradley ,Mitsubishi
上传时间： 2013-06-10
上传用户：Minly
详细描述了4个模块化编程的实例，包括LED闪烁、led渐亮渐暗、电子时钟。是从入门级到高级编程的一个很好实例示范
上传时间： 2013-05-28
上传用户：yd19890720
c8051编程器资料，u-ec2,u-ec5,u-pdc 资料
上传时间： 2013-05-31
上传用户：1134473521
PCI（Peripheral Component Interconnect）局部总线是微型计算机中处理器、存储器与外围控制部件、扩展卡之间的互连接口，由于其速度快、可靠性高、成本低、兼容性好等特点，在各种计算机总线标准占有重要地位，基于PCI标准的接口设计已经成为相关项目开发中的一个重要的选择。 目前，现场可编程门阵列FPGA（Field Programmable Gates）得到了广泛应用。由于其具有规模大，开发过程投资小，可反复编程，且支持软硬件协同设计等特点，因此已逐步成为复杂数字硬件电路设计的首选。 PCI接口的开发有多种方法，主要有两种：一是使用专用接口芯片，二是使用可编程逻辑器件，如FPGA。本论文基于成本和实际需要的考虑，采用第二种方法进行设计。 本论文采用自上而下（Top-To-Down）和模块化的设计方法，使用FPGA和硬件描述语言（VHDL和Verilog HDL）设计了一个PCI接口核，并通过自行设计的试验板对其进行验证。为使设计准确可靠，在具体模块的设计中广泛采用流水线技术和状态机的方法。 论文最终设计完成了一个33M32位的PCI主从接口，并把它作为以NIOSⅡ为核心的SOPC片内外设，与通用计算机成功进行了通讯。 论文对PCI接口进行了功能仿真，仿真结果和PCI协议的要求一致，表明本论文设计正确。把设计下载进FPGA芯片EP2C8Q208C7之后，论文给出了使用SIGNALTAPⅡ观察到的信号实际波形，波形显示PCI接口能够满足本设计中系统的需要。本文最后还给出试验板的具体设计步骤及驱动程序的安装。
上传时间： 2013-07-28
上传用户：372825274
·该编程器使用Atmel STK500_2协议,使用AVR Studio4.xx STK500工具进行编程.使用方法请参照ATMEL官方资料. 通信接口:STK500和PC机之间的通信通过RS232来进行.STK500使用115.2k的波特率.8个字节,1个停止位,没有奇偶校验. PC机也必须设置为同样才能进行通信. 可以使用ISP模式或者PP（并行变成）模式都可实现烧
上传时间： 2013-06-10
上传用户：lepoke
·内容简介：以数字信号处理器(DSP)为核心的实时数字信号处理技术正在迅猛发展，各种类型的DSP分别适应了不同领域的应用要求。本书根据当今最新的DSP和外围器件技术水平，着重介绍了国内外最常用的4种定点和浮点DSP的原理和应用；全面介绍了DSP的结构特点、指令体系、软件编程、硬件设计和软硬件调试方法；结合具体实例讲述了如何针对不同应用场合，设计DSP的软硬件。 &n
上传时间： 2013-04-24
上传用户：tyg88888
