在数字通信中，采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段，并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下，卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码是基于码的代数结构；而概率译码不仅基于码的代数结构，还利用了信道的统计特性，能充分发挥卷积码的特点，使译码错误概率达到很小。 卷积码译码器的设计是由高性能的复杂译码器开始的，对于概率译码最初的序列译码，随着译码约束长度的增加，其译码错误概率可达到非常小。后来慢慢地向低性能的简单译码器演化，对不太长的约束长度，维特比(Viterbi)算法是非常实用的。维特比算法是一种最大似然的译码方法。当编码约束度不太大(小于等于10)或者误码率要求不太高(约10-5)时，Viterbi译码算法效率很高，速度很快，译码器也较简单。 目前，卷积码在数传系统，尤其是在卫星通信、移动通信等领域已被广泛应用。 本论文对卷积码编码和Viterbi译码的设计原理及其FPGA实现方案进行了研究。同时，将交织和解交织技术应用于编码和解码的过程中。 首先，简要介绍了卷积码的基础知识和维特比译码算法的基本原理，并对硬判决译码和软判决译码方法进行了比较。其次，讨论了交织和解交织技术及其在纠错码中的应用。然后，介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ，包括数字系统的设计方法和设计规则。再有，对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。最后，在Quartus Ⅱ平台上对硬判决译码和软判决译码以及有无交织等不同情况进行了仿真，并根据仿真结果分析了维特比译码器的性能。 分析结果表明，系统的误码率达到了设计要求，从而验证了译码器设计的可靠性，所设计基于FPGA的并行Viterbi译码器适用于高速数据传输的场合。
上传时间： 2013-04-24
上传用户：zhenyushaw
介绍瑞萨单片机硬件开发及其应用和软件手册
上传时间： 2013-06-20
上传用户：fywz
主要讲述静电放电、射频辐射电磁场、电快速瞬变脉 冲群、雷击浪涌、由射频场引起的传导干扰、工频磁场、 电压跌落和衰减振荡波等八项抗扰度试验，其中前七项试 验在通用抗扰度标准中已经见到；后一项试验（衰减振荡 波抗扰度试验）则在电力系统设备的抗扰度试验中经常可 以见到。考虑到国内在引进生产家用电器的企业中经常采 用的高频噪声模拟器，本章予以补充介绍。此外，汽车工 业在我国的迅速发展，拉动了与之配套的汽车电子与电器 行业的迅速发展。对后者的质量控制与检测问题便成为业 内人士所关注的一个热点。
上传时间： 2013-05-24
上传用户：fxf126@126.com
共模干扰和差模干扰及其抑制技术，是扩干扰技术的基础。
上传时间： 2013-04-24
上传用户：003030
数字信号处理是信息科学中近几十年来发展最为迅速的学科之一。常用的实现高速数字信号处理的器件有DSP和FPGA。FPGA具有集成度高、逻辑实现能力强、速度快、设计灵活性好等众多优点，尤其在并行信号处理能力方面比DSP更具优势。在信号处理领域，经常需要对多路信号进行采集和实时处理，为解决这一问题，本文设计了基于FPGA的数据采集和处理系统。 本文首先介绍数字信号处理系统的组成和数字信号处理的优点，然后通过FFT算法的比较选择和硬件实现方案的比较选择，进行总体方案的设计。在硬件方面，特别讨论了信号调理模块、模数转换模块、FPGA芯片配置等功能模块的设计方案和硬件电路实现方法。信号处理单元的设计以Xilinx ISE为软件平台，采用VHDL和IP核的方法，设计了时钟产生模块、数据滑动模块、FFT运算模块、求模运算模块、信号控制模块，完成信号处理单元的设计，并采用ModelSim仿真工具进行相关的时序仿真。最后利用MATLAB对设计进行验证，达到技术指标要求。
上传时间： 2013-07-07
上传用户：小火车啦啦啦
当前正处于第三代移动通信技术发展的关键时期，各种与3G相关的无线网络终端的需求量与日俱增。为3G无线网络终端选择一个高性能的处理器，并且提供一套完整的系统解决方案，满足3G时代人们对数据通信业务的需求，无疑是一个有意义且亟待解决的重要问题。 OMAP(Open Multimedia Applications Platform)是美国德州公司(TI)推出的专门为支持第三代(3G)无线终端应用而设计的应用处理器体系结构。OMAP处理器平台堪称无线技术发展的里程碑，它提供了语音、数据和多媒体所需的带宽和功能，可以极低的功耗为高端3G无线设备提供极佳的性能。 本文的研究内容是开发基于OMAP5910处理器的具有多个扩展接口的嵌入式开发平台，以及摄像头显示驱动程序，以便能为3G相关的无线网络终端提供一个系统级的解决方案，本文首先介绍了OMAP技术的特点和优点，并对OMAP5910处理器的硬件结构进行了简单说明，在此基础上提出了基于OMAP5910嵌入式平台的FPGA设计，包括用FPGA扩展的接口：触摸屏接口，硬盘接口，以太网接口；控制的接口：USB口，串口；以及实现的功能：与OMAP5910处理器的通信功能，中断控制功能，选择启动顺序功能，复位延时功能。然后介绍了基于OMAP5910的摄像显示系统的硬件设计，主要包括摄像头接口和摄像头模块，EMIFS和EMIFF接口以及LCD接口。最后描述了嵌入式Linux操作系统下摄像头驱动程序的完整实现过程。
上传时间： 2013-05-24
上传用户：mfhe2005
智能化住宅小区，是指在一定范围内通过有效的传输网络，将多元住处服务、物业管理、安防以及住宅智能化等系统结合在一起，为该小区的服务与管理提供高技术的智能化手段。从而实现快捷高效的超值服务管理和安全舒适的家居环境，使业主生活得更安全、更方便。 随着国民经济和科学技术水平的提高，特别是计算机技术、通信技术、网络技术和控制技术的迅速发展，促进了智能小区在我国的推广和应用。目前这些小区的智能化建设大多数是采用Lonworks、FF等现场总线技术。但是现场总线协议标准化程度还不成熟，且成本较高。随着宽带Internet进入家庭，利用Internet来构建智能小区已成为大势所趋。 本文介绍了一种基于以太网和FPGA的嵌入式智能小区管理系统的组建方法。首先，以Altera的FPGA为核心，通过在外围添加适当的存储设备和通信接口设备，构成一个嵌入式系统的硬件平台。其次，在此平台的基础上，通过在FPGA中定制Nios Ⅱ软核处理器以及在外围的Flash存储器中下载uClinux操作系统，从而构建出一套资源丰富的嵌入式操作系统。该系统带有一个网络功能齐全的Web服务器。最后，将此操作系统作为智能小区的楼宇集中器，再根据需要配置适当的采集器和显示器，就可以组建成一套功能强大的智能小区管理系统。它可以完成图像抄表、定时图像采集、实时温度监控、楼宇广播、智能语音报警等功能。 这种利用当前流行的嵌入式系统来组建的智能小区管理系统，不但实现简单、功能强大；而且节约布线、成本低廉。因此具有很高的性价比，相信在未来有较大的市场潜力。 本文主要包括如下几个部分：系统硬件结构设计，包括系统的原理图构建和PCB板的绘制：系统核心处理器设计，包括Nios Ⅱ软核CPU的设计方法、外围存储和通信器件的添加及设计方法；嵌入式操作系统uClinux的相关知识及移植方法：系统的软件结构设计，包括图像采集、温度采集、LCD显示等CGI程序设计，以及单片机语音报警程序设计等；最后给出了调试情况以及一些试验结果。
上传时间： 2013-06-11
上传用户：ccsp11
由于其很强的纠错性能和适合硬件实现的编译码算法，卷积编码和软判决维特比译码目前已经广泛应用于卫星通信系统。然而随着航天事业的发展，卫星有效载荷种类的增多和分辨率的不断提高，信息量越来越大。如何在低信噪比的功率受限信道条件下提高传输速率成为目前亟待解决的问题。本论文结合在研项目，在编译码算法、编译码器的设计与实现、编译码器性能提高三个方面对卷积编码和维特比译码进行了深入研究，并进一步介绍了使用VHDL语言和原理图混合输入的方式，实现一种(7,3/4)增信删余方式的高速卷积编码器和维特比译码器的详细过程；然后将设计下载到XILINX的Virtex2 FPGA内部进行功能和时序确认，最终在整个数据传输系统中测试其性能。本文所实现的维特比译码器速率达160Mbps，远远高于目前国内此领域内的相关产品速率。 首先，论文具体介绍了卷积编码和维特比译码的算法，研究卷积码的各种参数(约束长度、生成多项式、码率以及增信删余等)对其译码性能的影响；针对项目需求，确定卷积编码器的约束长度、生成多项式格式、码率和相应的维特比译码器的回归长度。 其次，论文介绍了编解码器的软、硬件设计和调试一根据已知条件，使用VHDL语言和原理图混合输入的方式设计卷积编码和维特比译码的源代码和原理图，分别采用功能和电路级仿真，确定卷积编码和维特比译码分别需要占用的资源，考虑卷积编码器和维特比译码器的具体设计问题，包括编译码的基本结构，各个模块的功能及实现策略，编译码器的时序、逻辑综合等；根据软件仿真结果，分别确定卷积编码器和维特比译码器的接口、所需的FPGA器件选型和进行各自的印制板设计。利用卷积码本身的特点，结合FPGA内部结构，采用并行卷积编码和译码运算，设计出高速编译码器；对软、硬件分别进行验证和调试，并将验证后的软件下载到FPGA进行电路级调试。 最后，论文讨论了卷积编码和维特比译码的性能：利用已有的测试设备在整个数据传输系统中测试其性能(与没有采用纠错编码的数传系统进行比对)；在信道中加入高斯白噪声，模拟高斯信道，进行误码率和信噪比测试。
上传时间： 2013-04-24
上传用户：mingaili888
本文针对应用于军用直升机上的Doppler/SINS组合导航系统对导航计算机高精度、高性能的要求，设计出一种基于DSP(TMS320C6713)和FPGA(Spartan-3E XC3S500E) 协同合作的机载导航计算机系统。在分析Doppler/SINS组合导航系统模型的特点和系统对导航计算机的需求后，提出了基于DSP和FPGA的机载导航计算机整体设计方案，该方案采用DSP负责导航解算，利用FPGA强大的内部资源扩展系统的通信接口，完成外围通信模块控制信号的整合。在导航计算机整体设计方案，包括硬件设计方案和软件设计方案确立的基础上，首先对 DSP和FPGA芯片进行选型，其次对实现各个功能模块的关键技术进行研究和开发，包括基于FPGA的数据通信模块、基于DSP的处理器模块以及数据存储模块，开发过程中做了大量的仿真和验证，最后对系统进行综合测试和联调，并进行了地面跑车实验。实验结果证明：系统能够实时采集IMU角速率和加速度、Doppler雷达的速度等信息，能够对IMU、Doppler、GPS、航姿系统、高度表等信息进行导航解算，生成当前位置、姿态等导航数据，并能够完成与机载电子设备间的数据通信与控制。多次的联调和跑车实验结果证明，机载导航计算机达到了预期设计的目的，可以有效提高导航系统的运算精度，实现了高性能、小体积、低成本的要求，系统具有较高的应用价值。关键词：Doppler/SINS组合导航，导航计算机，DSP,FPGA
上传时间： 2013-07-25
上传用户：cc1915
基于DSP和FPGA的三维雕刻机数控系统基于DSP和FPGA的三维雕刻机数控系统
上传时间： 2013-04-24
上传用户：cknck
