启动流程

1.3.5 嵌入微处理器的FPGA设计流程

1.3.5 嵌入微处理器的FPGA设计流程。

标签： FPGA 嵌入微处理器设计流程

上传时间： 2015-01-01

上传用户：ghostparker
1.3 FPGA的设计流程

1.3 FPGA的设计流程。

标签： FPGA 1.3 设计流程

上传时间： 2013-11-03

上传用户：xiehao13
使用QUARTUS II做开发全流程

使用QUARTUS II做开发全流程,傻瓜式详细教程

标签： QUARTUS 流程

上传时间： 2013-10-16

上传用户：缥缈
Protel99se布线的基本流程_中文教程

rotel_99se布线的基本流程

标签： Protel 99 se 布线

上传时间： 2013-10-18

上传用户：cc1915
【PPT】Workflows印刷工作流程

Workflows印刷工作流程。

标签： Workflows 工作流程

上传时间： 2013-10-30

上传用户：q3290766
Xilinx FPGA集成电路的动态老化试验

　　3 FPGA设计流程　　完整的FPGA 设计流程包括逻辑电路设计输入、功能仿真、综合及时序分析、实现、加载配置、调试。FPGA 配置就是将特定的应用程序设计按FPGA设计流程转化为数据位流加载到FPGA 的内部存储器中，实现特定逻辑功能的过程。由于FPGA 电路的内部存储器都是基于RAM 工艺的，所以当FPGA电路电源掉电后，内部存储器中已加载的位流数据将随之丢失。所以，通常将设计完成的FPGA 位流数据存于外部存储器中，每次上电自动进行FPGA电路配置加载。　　4 FPGA配置原理　　以Xilinx公司的Qpro Virtex Hi-Rel系列XQV100电路为例，FPGA的配置模式有四种方案可选择：MasterSerial Mode，Slave Serial Mode，Master selectMAPMode，Slave selectMAP Mode。配置是通过芯片上的一组专/ 复用引脚信号完成的，主要配置功能信号如下：　　(1)M0、M1、M2：下载配置模式选择; 　　(2)CLK：配置时钟信号; 　　(3)DONE：显示配置状态、控制器件启动;

标签： Xilinx FPGA 集成电路动态老化

上传时间： 2013-11-18

上传用户：oojj
对Altera 28nm FPGA浮点DSP设计流程和性能的独立分析

　　电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。　　 Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。

标签： Altera FPGA DSP 28

上传时间： 2015-01-01

上传用户：sunshie
Genesis新手上路的培训计划和操作流程

Genesis新手上路的培训计划和操作流程。

标签： Genesis 操作流程

上传时间： 2013-11-23

上传用户：lindor
Protel99文件中导出数据流程

Protel99文件中导出坐标数据的操作流程

标签： Protel 99 数据流程

上传时间： 2013-10-20

上传用户：fanxiaoqie
ISE13设计流程详解

ISE13[1].1_设计流程详解

标签： ISE 13 设计流程

上传时间： 2015-01-01

上传用户：kbnswdifs