本人早年毕业于同济，目前早已是一级注册建筑师，在公司里照看着一大堆的小朋友。虽然这些小朋友都能够完成绘图和简单的设计工作，但我感觉距离真正的掌握和运用CAD，还有很多距离。至于公司里的其他专业，更可以用惨不忍睹来形容。 因此，我将连续编写有关CAD的一系列的心得体会
上传时间： 2013-05-25
上传用户：eddy77
本文介绍了基于软PLC(Programmable Logic Controller，可编程控制器)的嵌入式技术起源和背景，综述了基于软PLC的嵌入式系统的关键技术和优点，最后介绍了其设计和实现的方法。 基于软PLC的嵌入式系统的研究与实现分为开发系统和运行系统(又称为虚拟机系统)。本文概述了开发系统，其运行于PC机的操作系统如Windows或者Linux等，为用户提供一个大众化的编程环境，它包含编辑器、编译器、连接器、调试器和通信接口几个部分。编辑界面友好，可以让用户方便的使用LD、ST和FBD三种语言编写程序，编译器和连接器将源程序文件编译和连接成虚拟机系统可执行的目标代码文件；分析了开发系统，其中详细描述了编译模块的编制过程，实现了将指令表语言转换为运行系统能够识别的C/C++指令的功能；详细地研究了梯形图转换为指令表语言，以及由指令表语言向梯形图语言的算法和数据结构。调试器借助于虚拟机运行系统提供的服务可完成对应用程序的调试纠错；讨论了uCLinux操作系统和编译调试技术，以及采用ModBus/TCP工业通信协议的通信接口用于开发系统和运行系统之间的通信。 另一方面，本文分析了虚拟机运行系统，它运行于安装了uCLinux的ARM7平台上，包括运行内核模块、系统管理模块和通信接口模块。由于uCLinux没有MMU和本身对实时性没有什么要求，而针对基于软PLC的嵌入式系统的研究与实现要求，本文在对其进行了uCLinux小型化研究的同时探讨了双内核实时性方案，解决了uCLinux实时性不足的问题。运行内核模块调度和执行应用程序并管理时钟。系统管理模块管理系统状态和内存。通信模块用于开发系统及I/O设备通信。在此基础上，对基于软PLC的嵌入式系统的进行了设计与实现，并通过试验将编译的目标代码传递到基于软PLC的嵌入式运行系统中，实现了控制功能，验证了生成目标代码的正确性和开发系统的可行性，实现了编辑界面友好，系统开放，性价比较高的软PLC嵌入式系统，达到了预期的目标，具有一定理论和应用价值。
上传时间： 2013-04-24
上传用户：jiiszha
可重构计算技术兼具通用处理器(General-Purpose Processor，GPP)和专用集成电路(Application Specific Integr—ated Circuits，ASIC)的特点，既可以提供硬件高速的特性，又具有软件可以重新配置的特性。而动态部分可重构技术是可重构计算技术的最新进展之一。该技术的要点就是在系统正常工作的情况下，修改部分模块的功能，而系统其它模块能够照常运行，这样既节约硬件资源，又增强了系统灵活性。 可重构SoC既可以在处理器上进行编程又可以改变FPGA内部的硬件结构，这使得SoC系统既具有处理器善于控制和运算的特点，又具FPGA灵活的重构特点；由于处理器和FPGA硬件是在同一块硅片上，使得它们之间的通信宽带大大提高，这种平台很适合于容错算法的实现。 本文基于863计划项目；动态重构计算机的可信实现关键技术，重点研究应用于恶劣环境中FPGA自我容错的体系结构，提出了一套完整的SoC系统的容错设计方案，并研究其实现技术，设计实现了实现该技术的硬件平台和软件算法，并验证成功。 论文取得了如下的创新性研究成果： 1、设计了实现动态重构技术的硬件平台，包括高性能的FPGA(内含入式处理器PowcrPC)、PROM、SRAM、FLASH、串口通信等硬件模块。 2、说明了动态重构技术的设计规范和设计流程，实现动态重构技术。 3、提出了一种基于动态重构实现容错的方法，不需要外部处理器干预，由嵌入式处理器负责管理整个过程。 4、设计并实现了嵌入式处理器运行时需要的软件，主要有两个功能，首先是从CF卡中读入重构所需的配置文件，并将配置文件写进FPGA内部的配置存储器中，改变FPGA内部的功能。其次，是实现容错技术的算法。
上传时间： 2013-04-24
上传用户：edrtbme
由于移动环境的复杂性，无线信号在发送传输和接收过程中有很明显的衰落现象，特别是在高频无线通信中，多径衰落或频率选择性衰落对无线信号的干扰最为严重。通过分集接收技术，Rake接收机在CDMA移动通信系统中抗多径衰落效果尤为明显。作为一种新颖的多址接入方式，多载波CDMA充分利用了OFDM最优频率利用率以及CDMA的多址和频率分集，且系统容量和抗符号间干扰性能明显优于传统的单载波CDMA。这些特性使得多载波CDMA成为未来的宽带无线通信系统最有希望的候选。 @@ 本文研究了一种多载波扩频通信系统，介绍了其Rake接收机工作原理和设计思想，进行了理论仿真并用FPGA予以实现。 @@ 本文首先介绍了移动通信系统的发展历史以及OFDM和CDMA技术原理，并描述了OFDM和CDMA结合的三种系统（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系统模型；接着，介绍了目前影响移动通信的主要衰落以及Rake接收机基本原理及其作用。多径信号的每路信号都可能含有可以利用的信息，Rake接收机就是通过多个相关接收器接收多径信号中各路信号，通过信道估计和信道补偿消去信道因子的附加相位，并把他们合并在一起，以此来改善信号的信噪比和系统的可靠性；在此基础上，论文提出了一种多载波扩频通信系统的实现方案，并详细介绍了其Rake接收机实现原理，给出了最大比合并时各种分径数目下系统误码率的仿真图；最后介绍了此方案中Rake接收机的FPGA硬件实现设计方案及其系统 测试结果。@@ 仿真结果显示出随着分集径数的增加，系统的误码率显著降低。表明Rake接收机抗多径衰落效果显著，且在多载波CDMA系统中其分集效果更好，实现相对简单。最终Rake接收机的FPGA实现结果同理论仿真一致，时序通过，资源耗费不大，具有较大的实用价值。 @@关键词：多载波扩频通信，CDMA，Rake接收机，FPGA
上传时间： 2013-07-25
上传用户：axxsa
随着人们对于高速无线数据业务的急切需求以及新的无线通信技术的发展，频谱资源匮乏问题日益严重。无线频谱的紧缺已经成为限制无线通信与服务应用持续发展的瓶颈。认知无线电技术(Cognitive Radio)改变了传统的固定频谱分配方式，它以频谱利用的高效性为目标，允许非授权用户择机利用授权用户的频谱空洞传输数据，以此来解决无线频谱资源短缺的问题。它是具有自主寻找和使用空闲频谱资源能力的智能无线电技术。本文的目标是在基于FPGA+DSP的系统硬件平台上，以软件编程的方式实现认知无线电数据传输的功能。 软件无线电是实现认知无线电的理想平台。本文首先阐述了软件无线电的基本工作原理及关键技术途径，对多速率信号处理中的内插和抽取、带通采样、数字下变频、滤波等技术进行了分析与探讨，为设计多速率调制解调系统提供了理论基础。然后针对软件无线电的要求给出了基于FPFA+DSP的系统设计硬件框图，并对其中的部分硬件(FPGA、AD9857、AD9235)做了简要的描述并给出其初始化过程。在理解基本概念和原理的基础上，详细论述了在系统硬件设计平台上实现的π/4-DQPSK、8PSK、16QAM调制解调技术。本文给出了调制解调系统实现方案中的各个功能模块(差分编、解码，加同步头、内插和成形滤波，下变频，系统同步等)具体的设计方案和通过硬件编程实现了板级的仿真和最后的硬件实现，并对其中得到的数据进行分析，进一步验证方案的可行性。最后介绍了通信板同频谱感知板协同工作原理，依据频谱感知板获取的各个信道状况自适应的选择π/4-DQPSK、8PSK、16QAM调制解调方式并在FPGA上实现了其中部分功能。
上传时间： 2013-05-30
上传用户：fywz
随着3G网络建设的展开，移动用户数量逐渐增加，用户和运营商对网络的质量和覆盖要求也越来越高。而在实际工作中，基站成本在网络投资中占有很大比例，并且基站选址是建网的主要难题之一。同基站相比，直放站以其性价比高、建设周期短等优点在我国移动网络上有着大量的应用。目前，直放站已成为提高运营商网络质量、解决网络盲区或弱区问题、增强网络覆盖的主要手段之一。但由于传统的模拟直放站受周边环境因素影响较大、抗干扰能力较差、传输距离受限、功放效率低，同时设备间没有统一的协议规范，无法满足系统厂商与直放站厂商的兼容，所以移动通信市场迫切需要通过数字化来解决这些问题。 本文正是以设计新型数字化直放站为目标，以实现数字中频系统为研究重心，围绕数字中频的相关技术而展开研究。 文章介绍了数字直放站的研究背景和国内外的研究现状，阐述了数字直放站系统的设计思想及总体实现框图，并对数字直放站数字中频部分进行了详细的模块划分。针对其中的数字上下变频模块设计所涉及到的相关技术作详细介绍，涉及到的理论主要有信号采样理论、整数倍内插和抽取理论等，在理论基础上阐述了一些具体模块的高效实现方案，最终利用FPGA实现了数字变频模块的设计。 在数字直放站系统中，降低峰均比是提高功放工作效率的关键技术之一。本文首先概述了降低峰均比的三类算法，然后针对目前常用的几种算法进行了仿真分析，最后在综合考虑降低峰均比效果与实现复杂度的基础上，提出了改进的二次限幅算法。通过仿真验证算法的有效性后，针对其中的噪声整形滤波器提出了“先分解，再合成”的架构实现方式，并指出其中间级窄带滤波器采用内插级联的方式实现，最后整个算法在FPGA上实现。 在软件无线电思想的指导下，本文利用系统级的设计方法完成了WCDMA数字直放站中频系统设计。遵照3GPP等相关标准，完成了系统的仿真测试和实物测试。最后得出结论：该系统实现了WCDMA数字直放站数字中频的基本功能，并可保证在现有硬件不变的基础上实现不同载波间平滑过渡、不同制式间轻松升级。
上传时间： 2013-07-07
上传用户：林鱼2016
本文研究的视频处理系统是上海市科委技术攻关基金项目“计算机视觉及其芯片化实现”的一部分，主要完成计算机视觉系统的一些基本工作，即视频图像的采集、预处理和显示等。 视频图像采集和预处理系统以Xilinx公司Virtex-ⅡPro系列的FPGA为核心控制器件，结合视频模数转换芯片和VGA显示器，完成视频图像的实时采集、预处理和显示。采集和显示部分作为同外界交流信息的渠道，是构成计算机视觉系统必不可少的一部分；图像预处理则是计算机视觉系统进行高层处理的基础，优秀的预处理算法能有效改善图像质量，提高系统分析判断的准确性。 本文在介绍基于FPGA的视频采集、预处理系统整体架构的基础上，围绕以下四个方面展开了工作： 1.研究并给出了两种基于FPGA的设计方案用于实现YCrCb色度空间到RGB色度空间的转换； 2.针对采集的视频图像，根据VGA显示的要求，给出了一种实现图像去隔行的方案； 3.分析了一系列图像滤波的预处理算法，如均值滤波、中值滤波和自适应滤波等，在比较和总结各算法特点的基础上，提出了一种新的适用于处理混合噪声的滤波算法：混合自适应滤波法； 4.根据算法特点设计了多种采用FPGA实现的图像滤波算法，并对硬件算法进行RTL级的功能仿真和验证，还给出了各种滤波算法的实验结果，在此基础上对各种算法的效果进行直观的比较。 文中，预处理算法的实现充分利用了FPGA的片内资源，体现了FPGA在图像处理方面的特点及优势。同时，视频采集和显示的控制模块也由同一FPGA芯片实现，从而简化了系统整体结构。视频采集和预处理系统在FPGA上的成功实现为“计算机视觉及其芯片化实现”奠定了必要的基础、提供了一定理论依据。
上传时间： 2013-07-26
上传用户：alia
H.264/AVC是国际电信联盟与国际标准化组织/国际电工委员会联合推出的活动图像编码标准，简称H.264。作为最新的国际视频编码标准，H.264/AVC与MPEG-4、H.263等视频编码标准相比，性能有了很大的提高，并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。 本论文的研究课题是基于H.264/AVC视频编码标准的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自适应可变长编码)编码算法研究及FPGA实现。对于变换后的熵编码，H.264/AVC支持两种编码模式：基于上下文的可变长编码(CAVLC)和基于上下文的自适应算术编码(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，尽管CAVLC算法也是采用了VLC编码，但是同以往标准不同，它所有的编码都是基于上下文进行。这种方法比传统的查单一表的方法提高了编码效率，但也增加了设计上的困难。 作者在全面学习H.264/AVC协议和深入研究CAVLC编码算法的基础上，确定了并行编码的CAVLC编码器结构框图，并总结出了影响CAVLC编码器实现的瓶颈。针对这些瓶颈，对CAVLC编码器中的各个功能模块进行了优化设计，这些优化设计包括多参考块的表格预测法、快速查找表法、算术消除法等。最后，用Verilog硬件描述语言对所设计的CAVLC编码器进行了描述，用EDA软件对其主要功能模块进行了仿真，并在Cyclone II系列EP2C20F484的FPGA上验证了它们的功能。结果表明，该CAVLC编码器各编码单元的编码速度得到了显著提高且均能满足实时通信要求，为整个CAVLC编码器的实时通信提供了良好的基础。
上传时间： 2013-06-22
上传用户：diamondsGQ
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xilinx4006e[8]的端口电路。主要研究以下几个方面的内容： 1.基于端口电路信号寄存器的采集和输出方式，本论文设计的端口电路可以通过配置将它设置成单沿或者双沿的触发方式[7]，并完成了Verilog XL和Hspiee的功能和时序仿真，且建立时间小于5ns和保持时间在0ns左右。和xilinx4006e[8]相比较满足设计的要求。 2.基于TAP Controller的工作原理及它对16种状态机转换的控制，对16种状态机的转换完成了行为级描述和实现了捕获、移位、输出、更新等主要功能仿真。 3.基于边界扫描电路是对触发器级联的构架这一特点，设计了一款边界扫描电路，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。达到对芯片电路测试设计的要求。 4.对于端口电路来讲，有时需要将从CLB中的输出数据实现异或、同或、与以及或的功能，为此本文采用二次函数输出的电路结构来实现以上的功能，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。满足设计要求。 5.对于0.5μm的工艺而言，输入端口的电压通常是3.3V和5V，为此根据设置不同的上、下MOS管尺寸来调整电路的中点电压，将端口电路设计成3.3V和5V兼容的电路，通过仿真性能上已完全达到这一要求。此外，在输入端口处加上扩散电阻R和电容C组成噪声滤波电路，这个电路能有效地抑制加到输入端上的白噪声型噪声电压[2]。 6.在噪声和延时不影响电路正常工作的范围内，具有三态控制和驱动大负载的功能。通过对管子尺寸的大小设置和驱动大小的仿真表明：在实现TTL高电平输出时，最大的驱动电流达到170mA，而对应的xilinx4006e的TTL高电平最大驱动电流为140mA[8]；同样，在实现CMOS高电平最大驱动电流达到200mA,而xilinx4006e的CMOS驱动电流达到170[8]mA。 7.与xilinx4006e端口电路相比，在延时和面积以及功耗略大的情况下，本论文研究设计的端口电路增加了双沿触发、将输出数据实现二次函数的输出方式、通过添加译码器将配置端口的数目减少的新的功能，且驱动能力更加强大。
上传时间： 2013-07-20
上传用户：顶得柱
本文以电子不停车收费系统课题为背景，设计并实现了基于FPGA的π/4-DOPSK全数字中频发射机和接收机。π/4-DQPSK广泛应用于移动通信和卫星通信中，具有频带利用率高、频谱特性好、抗衰落性能强的特点。 近年来现场可编程门阵列(FPGA)器件在芯片逻辑规模和处理速度等方面性能的迅速提高，用硬件编程实现无线功能的软件无线电技术在理论和实用化上都趋于成熟和完善，因此可以把数字调制，数字上/下变频，数字解调在同一块FPGA上实现，即实现了中频发射机和接收机一体化的片上可编程系统(SOPC，System On Programmabie Chip)。 本文首先根据指标要求对数字收发机方案进行设计，确定了适合不停车收费系统的全数字发射机和接收机的结构，接着根据π/4-DQPSK发射机和接收机的理论，设计并实现了基于FPGA的成形滤波器SRRC、半带滤波器HB和定时算法并给出性能分析，最后给出硬件测试平台上结果和测试结果分析。
上传时间： 2013-06-23
上传用户：chuckbassboy
