针对UHF读写器设计中，在符合EPC Gen2标准的情况下，对标签返回的高速数据进行正确解码以达到正确读取标签的要求，提出了一种新的在ARM平台下采用边沿捕获统计定时器数判断数据的方法，并对FM0编码进行解码。与传统的使用定时器定时采样高低电平的FM0解码方法相比，该解码方法可以减少定时器定时误差累积的影响；可以将捕获定时器数中断与数据判断解码相对分隔开，使得中断对解码影响很小，实现捕获与解码的同步。通过实验表明，这种方法提高了解码的效率，在160 Kb/s的接收速度下，读取一张标签的时间约为30次/s。 Abstract: Aiming at the requirement of receiving correctly decoded data from the tag under high-speed communication which complied with EPC Gen2 standard in the design of UHF interrogator， the article introduced a new technology for FM0 decoding which counted the timer counter to judge data by using the edge interval of signal capture based on the ARM7 platform. Compared with the traditional FM0 decoding method which used the timer timed to sample the high and low level， the method could reduce the accumulation of timing error and could relatively separate capture timer interrupt and the data judgment for decoding， so that the disruption effect on the decoding was small and realizd synchronization of capture and decoding. Testing result shows that the method improves the efficiency of decoding， at 160 Kb/s receiving speed， the time of the interrogator to read a tag is about 30 times/s.
上传时间： 2013-11-10
上传用户：liufei
同步技术是跳频通信系统的关键技术之一，尤其是在快速跳频通信系统中，常规跳频通信通过同步字头携带相关码的方法来实现同步，但对于快跳频来说，由于是一跳或者多跳传输一个调制符号，难以携带相关码。对此引入双跳频图案方法，提出了一种适用于快速跳频通信系统的同步方案。采用短码携带同步信息，克服了快速跳频难以携带相关码的困难。分析了同步性能，仿真结果表明该方案同步时间短、虚警概率低、捕获概率高，同步性能可靠。 Abstract: Synchronization is one of the key techniques to frequency-hopping communication system， especially in the fast frequency hopping communication system. In conventional frequency hopping communication systems， synchronization can be achieved by synchronization-head which can be used to carry the synchronization information， but for the fast frequency hopping， Because modulation symbol is transmitted by per hop or multi-hop， it is difficult to carry the correlation code. For the limitation of fast frequency hopping in carrying correlation code， a fast frequency-hopping synchronization scheme with two hopping patterns is proposed. The synchronization information is carried by short code， which overcomes the difficulty of correlation code transmission in fast frequency-hopping. The performance of the scheme is analyzed， and simulation results show that the scheme has the advantages of shorter synchronization time， lower probability of false alarm， higher probability of capture and more reliable of synchronization.
上传时间： 2013-11-23
上传用户：mpquest
针对OFDM技术中的载波频率同步问题，分析了载波频率偏差对OFDM系统造成的影响，总结了基于IEEE802.11标准的三种常见的频偏估计算法：基于循环前缀的最大似然算法、基于训练序列的时域相关算法和基于导频的频域相关算法，提出一种基于训练序列和导频的联合载波频偏估计算法。性能仿真结果表明，该联合估计算法在估计范围和估计精度上具有明显的优势，适合实际工程应用。
上传时间： 2013-11-07
上传用户：leesuper
InSync V7[1].0.29 汉化破解版是一款同步、备份软件。
上传时间： 2013-10-16
上传用户：songyue1991
InSync V7[1].0.29 汉化破解版是一款同步、备份软件。
上传时间： 2013-10-21
上传用户：liuwei6419
同步技术是跳频系统的核心。本文针对FPGA的跳频系统，设计了一种基于独立信道法，同步字头法和精准时钟相结合的快速同步方法，同时设计了基于双图案的改进型独立信道法，同步算法协议，协议帧格式等。该设计使用VHDL硬件语言实现，采用Altera公司的EP3C16E144C8作为核心芯片，并在此硬件平台上进行了功能验证。实际测试表明，该快速同步算法建立时间短、同步稳定可靠。
上传时间： 2013-10-27
上传用户：RQB123
04_使用Timequest约束和分析源同步电路
上传时间： 2015-01-01
上传用户：梧桐
Verilog HDL 数字设计教程【作者：贺敬凯；出版社：西安电子科技大学出版社】（本资料为ppt） 内容简介：介绍了Verilog HDL语言，状态机设计，仿真，还有好几个可综合设计的举例，除了常见的，还有空调控制器的设计，饮料自动售卖机的设计，AD采样控制电路等。 第1章 Verilog HDL数字设计综述 第2章 Verilog HDL基本概念 第3章 Verilog HDL常用建模方法 第4章 Verilog HDL常用电路设计 第5章 同步有限状态机设计 第6章 Verilog HDL仿真技术 第7章 Verilog HDL可综合设计举例 第8章 CPU结构及其设计
上传时间： 2015-01-01
上传用户：yare
状态机在A_D采样控制中的应用
上传时间： 2013-11-19
上传用户：shinesyh
ORCAD与PADS同步详解
上传时间： 2013-10-31
上传用户：born2007
