虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

同步信号

同步信号就是给需要同步处理信息的机器设备提供相同时间参考的信号。如所有电视转播,手机通讯等,同步信号可以是一个开关信号,也可以是一个连续脉冲。
  • 基于FPGA的恒温晶振频率校准系统的设计

    为满足三维大地电磁勘探技术对多个采集站的同步需求,基于FPGA设计了一种晶振频率校准系统。系统可以调节各采集站的恒温压控晶体振荡器同步于GPS,从而使晶振能够输出高准确度和稳定度的同步信号。系统中使用FPGA设计了高分辨率的时间间隔测量单元,达到0.121 ns的测量分辨率,能对晶振分频信号与GPS秒脉冲信号的时间间隔进行高精度测量,缩短了频率校准时间。同时在FPGA内部使用PicoBlaze嵌入式软核处理器监控系统状态,并配合滑动平均滤波法对测量得到的时间间隔数据实时处理,有效地抑制了GPS秒脉冲波动对频率校准的影响。

    标签: FPGA 恒温晶振 频率校准

    上传时间: 2013-10-17

    上传用户:xsnjzljj

  • KUN-TC35调试笔记

    SYNC 引脚可以用来输出一个同步信号(synchronization signal),也可以在应用使来控制一个LED 灯的输出状态。:SYNC 端通过一个三极管或门电路来控制LED。

    标签: KUN-TC 35 调试

    上传时间: 2013-11-11

    上传用户:maizezhen

  • 3GPP-LTE系统小区搜索算法研究

    提出了一种通过对信号的过采样方法,改善频偏估计;通过对同步信号的修改,在不影响定时同步性能的前提下,简化整个系统;通过对AWGN信道和多径衰落信道下的实验仿真结果的分析,可以看出此改进方法能够满足3GPP-LTE系统对小区搜索性能指标。

    标签: GPP-LTE 小区搜索 算法研究

    上传时间: 2013-12-11

    上传用户:daoxiang126

  • 基于FPGA的恒温晶振频率校准系统的设计

    为满足三维大地电磁勘探技术对多个采集站的同步需求,基于FPGA设计了一种晶振频率校准系统。系统可以调节各采集站的恒温压控晶体振荡器同步于GPS,从而使晶振能够输出高准确度和稳定度的同步信号。系统中使用FPGA设计了高分辨率的时间间隔测量单元,达到0.121 ns的测量分辨率,能对晶振分频信号与GPS秒脉冲信号的时间间隔进行高精度测量,缩短了频率校准时间。同时在FPGA内部使用PicoBlaze嵌入式软核处理器监控系统状态,并配合滑动平均滤波法对测量得到的时间间隔数据实时处理,有效地抑制了GPS秒脉冲波动对频率校准的影响。

    标签: FPGA 恒温晶振 频率校准

    上传时间: 2013-11-17

    上传用户:www240697738

  • 基于Actel FPGA的VGA显示控制方案

    VGA 是视频图形阵列(Video Graphics Array)的简称,是IBM 于1987 年提出的一个使用模拟信号的图形显示标准。最初的VGA 标准最大只能支持640*480 分辨率的显示器,而为了适应大屏幕的应用,视频电气标准化组织VESA(Video Electronics StandardsAssociation 的简称)将VGA 标准扩展为SVGA 标准,SVGA 标准能够支持更大的分辨率。人们通常所说的VGA 实际上指的就是VESA 制定的SVGA 标准。(1). VGA 接口VGA 采用15 针的接口,用于显示的接口信号主要有5 个:1 个行同步信号、1 个场同步信号以及3 个颜色信号,接口还包含自测试以及地址码信号,一般由不同的制造商定义,主要用来进行测试及支持其它功能。

    标签: Actel FPGA VGA 显示控制

    上传时间: 2013-11-11

    上传用户:咔乐坞

  • 基于CPLD FPGA的数字通信系统建模与设计

    本书主要介绍了基于cpld/fpga的数字通信系统的设计原理与建模方法。从通信系统的组成、eda概述及建模的概念开始(第1~2章),围绕数字通信系统的vhdl设计与建模两条主线,讲述了常用基本电路的建模与vhdl编程设计(第3章),详细地介绍了数字通信基带信号的编译码、复接与分接、同步信号提取、数字通信基带和频带收发信系统、伪随机序列与误码检测等的原理、建模与vhdl编程设计方法(第4~9章)。全书主要是基于cpld/fpga芯片和利用vhdl语言实现对数字通信单元及系统的建模与设计。 全书内容新颖,循序渐进,概念清晰,针对性和应用性强,既可作为高等院校通信与信息专业的高年级本科生教材或研究生的参考书,也可供科研人员及工程技术人员参考。

    标签: CPLD FPGA 数字通信 系统建模

    上传时间: 2014-01-03

    上传用户:tiantian

  • 此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块

    此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块,一个提供同步信号(H_SYNC和V_SYNC)及像素位置信息;另一个接收像素位置信息,并输出颜色信号。这样便于进行图形修改,同时也容易实现

    标签: Verilog HDL 硬件语言设计 开发板

    上传时间: 2015-04-11

    上传用户:myworkpost

  • X1205 是一个带有时钟 振荡器用一个外部的 这样除去了外部的离散元件和一个调整电容 实时时钟用分别的时 存器日历可正确通过2099 年 强大的双报警功能 每个星期二或三月21日上午5:

    X1205 是一个带有时钟 振荡器用一个外部的 这样除去了外部的离散元件和一个调整电容 实时时钟用分别的时 存器日历可正确通过2099 年 强大的双报警功能 每个星期二或三月21日上午5:23均可 件的中断IRQ 管脚 该器件提供一个备份电源输入脚V 整个X1205器件的工作电压范围为2.7 V至5.5V 电 到1.8V(待机模式) 引脚排列图 串行时钟(SCL) SCL输入端被用来作为数据输入和输出的时钟同步信号 激活的

    标签: X1205 2099 时钟 振荡器

    上传时间: 2014-11-29

    上传用户:Divine

  • 音频水印程序

    音频水印程序,应用离散余弦变换,同步信号,分段处理。

    标签: 音频 水印 程序

    上传时间: 2013-12-04

    上传用户:lanwei

  • 输入时钟

    输入时钟,可以得到周期性的有效信号以及同步信号,同时可以随时钟输出8个字节的数据

    标签: 输入时钟

    上传时间: 2014-01-12

    上传用户:liuchee