专辑类-可编程逻辑器件相关专辑-96册-1.77G DSP芯片的原理与开发应用-（第3版）-477页-12.9M.pdf
上传时间： 2013-06-22
上传用户：懒龙1988
本文对高性能、大容量可调AC-DC直流开关电源进行了研究。文章详细分析了高性能、大容量可调AC-DC直流开关电源的工作原理，并提出了主电路和控制电路的详细设计方案。在此基础上，完成了整个系统的硬件电路设计和软件程序的编制，并对电源装置的硬件和软件进行了调试和修改。在分析原理的基础上，本文从三相桥式不控整流、全桥变换器、高频变压器、滤波电路等环节对该系统的主电路进行了阐述，同时探讨了该电源系统实现大容量的解决方案，即采用多个电源模块并联运行。本文还探讨了多个电源模块并联运行时的自动均流技术,并详细介绍了基于平均值的自动均流电路。在电压调节环节上，详细分析了基于SG1525控制芯片的PWM控制电路。本文研制的直流开关电源具有输出电压可调、输出电流大、纹波小等特点，而且还具有换档、远程控制等功能。它主要用于各种直流电机性能测试，实验结果表明它基本达到设计要求，从而验证了理论分析的正确性，具有广阔的应用前景。
上传时间： 2013-07-31
上传用户：851197153
本文介绍了一种新型金融终端(POS)，其座机与手持机之间采用射频通信方式，并在射频通信中采用跳频和防碰撞设计，使得座机和手持机之间的通信速率高、稳定可靠。本设计中的金融终端还具有非接触式IC卡数据采集功能，这在设备功能上是一个巨大的创新。手持机可移动操作，方便了客户操作，在很大程度上可以帮助商家提高服务质量，非常适用于餐厅、酒店以及娱乐场所等。 本设计中的金融终端包括手持机和座机，手持机的主要功能是采集金融信息，采集的对象可以是磁条卡，接触式IC卡或非接触IC卡，采集到卡的账号和密码等信息后以射频的方式发送至座机，同时接收座机发送来的数据；座机收到手持机发送的金融信息后，再通过有线方式(电话网或以太网)发送给银行主机，交易数据处理后，银行主机将数据以有线的方式发回给座机，座机再通过无线方式发送给手持机，并打印交易凭证。文中详细介绍了手持机和座机各功能模块的硬件设计和功能实现方式，包括各主要芯片选型依据、所选芯片的特性、设计原理以及各相关模块在POS中的功能。 POS的软件设计包括硬件驱动程序(底层程序)设计和应用程序(上层应用程序)设计，底层程序跟所使用的硬件相关，是CPU控制各外围器件实现各模块硬件功能的程序，通常驱动程序会封装起来，有入口参数，供上层应用调用；上层应用程序足根据产品要实现的服务功能而编写的相关程序，上层应用程序通常需要调用底层程序。文中驱动程序主要介绍了键盘驱动，显示驱动，并重点介绍了射频通信驱动程序的设计，包括CPU如何控制射频收发芯片、为抗干扰而采取的跳频设计和设备问的防碰撞设计；应用程序中主要介绍了磁条卡和IC卡的处理程序。 由于本设计中的金融终端座机与手持机之间的通信速率较高，通信稳定可靠，同时还新增了非接触卡的数据采集功能，使该设备有较大的使用范围，从而有广阔的市场前景。
上传时间： 2013-06-27
上传用户：1234567890qqq
电源是电子设备的重要组成部分，其性能的优劣直接影响着电子设备的稳定性和可靠性。随着电子技术的发展，电子设备的种类越来越多，其对电源的要求也更加灵活多样，因此如何很好的解决系统的电源问题已经成为了系统成败的关键因素。 本论文研究选取了BICMOS工艺，具有功耗低、集成度高、驱动能力强等优点。根据电流模式的PWM控制原理，研究设计了一款基于BICMOS工艺的双相DC-DC电源管理芯片。本电源管理芯片自动控制两路单独的转换器工作，两相结构能提供大的输出电流，但是在开关上的功耗却很低。芯片能够精确的调整CPU核心电压，对称不同通道之间的电流。本电源管理芯片单独检测每一通道上的电流，以精确的获得每个通道上的电流信息，从而更好的进行电流对称以及电路的保护。 文中对该DC-DC电源管理芯片的主要功能模块，如振荡器电路、锯齿波发生电路、比较器电路、平均电流电路、电流检测电路等进行了设计并给出了仿真验证结果。该芯片只需外接少数元件就可构成一个高性能的双相DC-DC开关电源，可广泛应用于CPU供电系统等。 通过应用Hspice软件对该变换器芯片的主要模块电路进行仿真，验证了设计方案和理论分析的可行性和正确性，同时在芯片模块电路设计的基础上，应用0.8μmBICMOS工艺设计规则完成了芯片主要模块的版图绘制，编写了DRC、LVS文件并验证了版图的正确性。所设计的基于BICMOS工艺的DC-DC电源管理芯片的均流控制电路达到了预期的要求。
上传时间： 2013-06-06
上传用户：dbs012280
随着市场经济和现代化工业的发展，能源短缺和环境污染，已经成为制约人类社会健康发展的两大重要因素。新能源的开发与利用愈来愈受到重视，太阳能以其清洁环保、蕴藏丰富等优点逐步得到了开发利用。光伏逆变电源作为太阳能利用中主要的能量变换装置，是目前研究和发展的重要环节。 本课题研究的是可并网三相光伏逆变电源，以追求体积小、效率高、精度大、方便实用为目的，采用了DC—HFAC—DC—LFAC三级功率传输架构，设计中使用了SPWM技术、SVPWM技术、内高频环技术、DSP数字控制技术和数字锁相环技术等前沿实用技术。 直流DC—DC变换器采用内高频环技术，既实现了电气隔离又大大的减小了装置体积。这一部分本文不做涉及，本文所涉及的内容为本系统的DC—AC逆变电源部分，本论文的主要内容如下： 首先，分析了几种DC—AC逆变器的主电路拓扑结构，根据其优缺点与实际应用需要，选择三相四桥臂结构作为本文主电路结构，满足了电网负载的不平衡性。在选择了三相四桥臂结构的基础上，选取两种最新的SVM控制方法：基于三态滞环的瞬时空间电流相量控制法与二维空间矢量控制法，对两种方法作出详细分析比较，根据实用性原则，选取二维空间矢量控制法作为本文的控制方法。 其次，选取了主控芯片TI公司的TMS320F2812，电路中的功能尽量数字化实现，既控制了电路体积，又大大提高了系统的安全性与可靠性。设计了本系统的控制电路、驱动电路、缓冲电路、保护电路、滤波器电路等系统电路，本系统所有硬件电路均设计完毕。为了验证设计的正确性，大部分电路都用ORCAD—Pspice仿真软件进行仿真验证，小部分电路搭建实际电路，设计电路都能达到系统设计要求。 随后，简单介绍了DSP编程环境CCS。详细分析了SVPWM的工作原理，并给出二维空间矢量法在DSP中的实现方法。介绍几种MPPT方法，并选取本课题所选用的方法。 最后，给出系统仿真，分析了重点模块，得到了仿真结果。 关键词：光伏并网电源、空间矢量脉宽调制、内高频环、三相四桥臂
上传时间： 2013-05-19
上传用户：520
现场可编程门阵列(FPGA，Field Programmable Gate Array)是可编程逻辑器件的一种，它的出现是随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中。现在，FPGA已广泛地运用于通信领域、消费类电子和车用电子。 本文中涉及的I/O端口模块是FPGA中最主要的几个大模块之一，它的主要作用是提供封装引脚到CLB之间的接口，将外部信号引入FPGA内部进行逻辑功能的实现并把结果输出给外部电路，并且根据需要可以进行配置来支持多种不同的接口标准。FPGA允许使用者通过不同编程来配置实现各种逻辑功能，在IO端口中它可以通过选择配置方式来兼容不同信号标准的I/O缓冲器电路。总体而言，可选的I/O资源的特性包括：IO标准的选择、输出驱动能力的编程控制、摆率选择、输入延迟和维持时间控制等。 本文是关于FPGA中多标准兼容可编程输入输出电路(Input/Output Block)的设计和实现，该课题是成都华微电子系统有限公司FPGA大项目中的一子项，目的为在更新的工艺水平上设计出能够兼容单端标准的I/O电路模块；同时针对以前设计的I/O模块不支持双端标准的缺点，要求新的电路模块中扩展出双端标准的部分。文中以低压双端差分标准(LVDS)为代表构建双端标准收发转换电路，与单端标准比较，LVDS具有很多优点： (1)LVDS传输的信号摆幅小，从而功耗低，一般差分线上电流不超过4mA，负载阻抗为100Ω。这一特征使它适合做并行数据传输。 (2)LVDS信号摆幅小，从而使得该结构可以在2.5V的低电压下工作。 (3)LVDS输入单端信号电压可以从0V到2.4V变化，单端信号摆幅为400mV，这样允许输入共模电压从0.2V到2.2V范围内变化，也就是说LVDS允许收发两端地电势有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工艺，辅助Xilinx公司FPGA开发软件ISE，设计完成了可以用于Virtex系列各低端型号FPGA的IOB结构，它有灵活的可配置性和出色的适应能力，能支持大量的I/O标准，其中包括单端标准，也包括双端标准如LVDS等。它具有适应性的优点、可选的特性和考虑到被文件描述的硬件结构特征，这些特点可以改进和简化系统级的设计，为最终的产品设计和生产打下基础。设计中对包括20种IO标准在内的各电器参数按照用户手册描述进行仿真验证，性能参数已达到预期标准。
上传时间： 2013-05-15
上传用户：shawvi
SATA接口是新一代的硬盘串行接口标准，和以往的并行硬盘接口比较它具有支持热插拔、传输速率快、执行效率高的明显优势。SATA2．0是SATA的第二代标准，它规定在数据线上使用LVDS NRZ串行数据流传输数据，速率可达3Gb/s。另外，SATA2．0还具有支持NCQ（本地命令队列）、端口复用器、交错启动等一系列技术特征。正是由于以上的种种技术优点，SATA硬盘业已被广泛的使用于各种企业级和个人用户。 硬盘作为主要的信息载体之一，其信息安全问题尤其引起人们的关注。由于在加密时需要实时处理大量的数据，所以对硬盘数据的加密主要使用带有密钥的硬件加密的方式。因此将硬盘加密和SATA接口结合起来进行设计和研究，完成基于SATA2．0接口的加解密芯片系统设计具有重要的使用价值和研究价值。 本论文首先介绍了SATA2．0的总线协议，其协议体系结构包括物理层、链路层、传输层和命令层，并对系统设计中各个层次中涉及的关键问题进行了阐述。其次，本论文对ATA协议和命令进行了详细的解释和分析，并针对设计中涉及的命令和对其做出的修改进行了说明。接着，本论文对SATA2．0加解密控制芯片的系统设计进行了讲解，包括硬件平台搭建和器件选型、模块和功能划分、系统工作原理等，剖析了系统设计中的难点问题并给出解决问题的方法。然后，对系统数据通路的各个模块的设计和实现进行详尽的阐述，并给出各个模块的验证结果。最后，本文简要的介绍了验证平台搭建和测试环境、测试方法等问题，并分析测试结果。 本SATA2．0硬盘加解密接口电路在Xilinx公司的Virtex5 XC5VLX50T FPGA上进行测试，目前工作正常，性能良好，已经达到项目性能指标要求。本论文在SATA加解密控制芯片设计与实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：JIUSHICHEN
现代电子系统中，FIR数字滤波器作为数字信号处理技术的重要组成部分，以其良好的线性特性在许多领域内被广泛的应用。在工程实践中，往往要求信号处理具有实时性和灵活性，而已有的一些软件和硬件实现方式则难以同时达到这两方面的要求。 随着可编程逻辑器件和EDA技术的发展，越来越多的人开始应用FPGA实现FIR滤波器，既保证了信号处理的实时性，又可兼顾灵活性的要求。但是普遍存在的问题是不能根据被滤波信号特点动态调整滤波器的滤波系数，只能完成单一特性的滤波工作。 本文将FPGA的快速性和计算机的灵活性通过USB2.0总线有机地结合起来，设计了一个基于FPGA的可调参数FIR滤波系统。此系统由计算机根据各种滤波器指标计算出滤波参数，通过USB2.0对FPGA芯片内部的FIR多阶滤波器进行参数配置，实现数字滤波器参数可调；配置后的FPGA滤波单元完成对A/D采集的信号进行滤波运算，滤波后的数据经过缓存后通过USB2.0总线传输至计算机进行显示、分析和储存等进一步处理。在系统中采用有限状态机对FPGA参数配置模式和滤波模式进行切换，保证了系统的有序运行。 本文通过性能测试和应用实例对系统进行验证。实验证明：该基于FPGA的可调参数FIR滤波系统参数配置方便，可以根据实际需要动态调整滤波参数，并且滤波效果良好，可有效滤除噪声信号。
上传时间： 2013-07-26
上传用户：KSLYZ
随着数码技术的不断发展，数字图像处理的应用领域不断扩大，其实时处理技术成为研究的热点。VLSI技术的迅猛发展为数字图像实时处理技术提供了硬件基础。其中FPGA(现场可编程门阵列)的特点使其非常适用于进行一些基于像素级的图像处理。 传统的图像显示系统必须连接到PC才能观察图像视频，存在着高速实时性、稳定性问题。本设计脱离高清晰工业相机必须与PC连接才可以观看到高清晰图像的束缚，实现系统的小型化。针对130万像素彩色1/2英寸镁光CMOS图像传感器，提出用硬件实现Bayer格式到RGB格式转换的设计方案，完成由黑白图像到高清彩色图像的转换，用SDRAM作缓存，输出标准VGA信号，可直接连接VGA显示器、投影仪等设备进行实时的视频图像观看，与模拟相机740X576分辨率(480线)图像相比，设计图像画质相当于1280X1024分辨率(750线)，最高帧率25fps，整个结构应用FPGA作为主控制器，用少量的缓存代替传统的大容量存储，加快了运算速率，减小了电路规模，满足图像实时处理的要求，使展现出来的视频图像得到质的飞跃。可以广泛应用于工业控制和远程监控等领域。 论文研究的重点是采用altera公司EP2C芯片前端驱动CMOS图像传感器，实时采集Bayer图像象素，分析研究CFA图像插值算法，实现了基于FPGA的实时线性插值算法，能够对输入是每像素8bit、分辨率为1280×1204的Bayer模式图像数据进行实时重构，输出彩色RGB图像。由端口FIFO作为数据缓冲，存储一帧图像到高速SDRAM，构建VGA显示控制器，实现对输入是每像素24bit(RGB101010)、分辨率为640×480、帧频25HZ彩色图像进行实时显示。 整个模块结构包括电源模块单元等、CMOS成像单元、FPGA数据处理单元、SDRAM控制单元、VGA显示接口单元。 最后，对系统进行了调试。经实验验证，系统达到了实时性，能正确和可靠的工作。整个设计模块能够满足高帧率和高清晰的实时图像处理，占用系统资源很少，用较少的时间完成了图像数据的转换，提高了效率。
上传时间： 2013-06-08
上传用户：zhengjian
MP3音乐是目前最为流行的音乐格式，因其音质、复杂度与压缩比的完美折中，占据着广阔的市场，不仅在互联网上广为流传，而且在便携式设备领域深受人们喜爱。本文以MPEG-1的MP3音频解码器为研究对象，在实时性、面积等约束条件下，研究MP3解码电路的设计方法，实现FPGA原型芯片，研究MP3原型芯片的验证方法。 论文的主要贡献如下： (1)使用算法融合方法合并MP3解码过程的相关步骤，以减少缓冲区存储单元的容量和访存次数。如把重排序步骤融合到反量化模块，可以减少一半的读写RAM操作；把IMDCT模块内部的三个算法步骤融合在一起进行设计，可以省去存储中间计算结果的缓存区单元。 (2)反量化、立体声处理等模块中，采用流水线设计技术，设置寄存器把较长的组合逻辑路径隔开，提高了电路的性能和可靠性；使用连续访问公共缓存技术，合理规划各计算子模块的工作时序，将数据计算的时间隐藏在访存过程中；充分利用频率线的零值区特性，有效地减少数据计算量，加快了数据处理的速度。 (3)设计了MP3硬件解码器的FPGA原型芯片。采用Verilog HDL硬件描述语言设计RTL级电路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA开发板为平台，实现MP3解码器的FPGA原型芯片。MP3硬件解码器在Stratix II EP2S180器件内的资源利用率约为5％，其中组合逻辑查找表ALUT为7189个，寄存器共有4024个，系统频率可达69.6MHz，充分满足了MP3解码过程的实时性要求。实验结果表明，MP3音频解码FPGA原型芯片可正常播放声音，解码音质良好。
上传时间： 2013-07-01
上传用户：xymbian
