ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
·ITU-T G.729的一个实现例子(包括附录b的vod检测等功能)-ITU-T g.729 example, include VOD detect of reference B, etc.文件列表(点击判断是否您需要的文件): g729b_v14 .........\acelp_co.c .........\basic_op.c .....
上传时间： 2013-05-20
上传用户：Garfield
· 摘要： MATLAB是一种建立在向量、数组、矩阵基础上,面向科学和工程计算的高级语言,为科学研究和工程计算提供了一个方便有效的工具.该文简要介绍了B样条和B样条小波的构成,并利用MATLAB语言编写了绘制任意阶B样条和B样条小波图形的程序.
上传时间： 2013-04-24
上传用户：sqq
苏泊尔C21S02-B电磁炉电路图,红线标注，重点模块说明！
上传时间： 2013-06-22
上传用户：huangzr5
制作基于PIC Mcu 的ADS-B接收机的全套资料，包括SCH、PCB、源码和PC端软件。
上传时间： 2013-04-24
上传用户：cx111111
2012TI杯陕西赛题H题,2012TI杯陕西赛题B题--频率补偿电路.
上传时间： 2013-10-07
上传用户：ysystc670
工艺流程波峰焊中的成型工作，是生产过程中效率最低的部分之一，相应带来了静电损坏风险并使交货期延长，还增加了出错的机会。双面贴装A面布有大型IC器件，B面以片式元件为主充分利用PCB空间，实现安装面积最小化，效率高单面混装* 如果通孔元件很少，可采用回流焊和手工焊的方式一面贴装、另一面插装* 如果通孔元件很少，可采用回流焊和手工焊的方式
上传时间： 2013-11-14
上传用户：哈哈hah
38V/100A可直接并联大功率AC/DC变换器 随着电力电子技术的发展，电源技术被广泛应用于计算机、工业仪器仪表、军事、航天等领域，涉及到国民经济各行各业。特别是近年来，随着IGBT的广泛应用，开关电源向更大功率方向发展。研制各种各样的大功率，高性能的开关电源成为趋势。某电源系统要求输入电压为AC220V，输出电压为DC38V，输出电流为100A，输出电压低纹波，功率因数>0.9，必要时多台电源可以直接并联使用，并联时的负载不均衡度<5％。 设计采用了AC/DC/AC/DC变换方案。一次整流后的直流电压，经过有源功率因数校正环节以提高系统的功率因数，再经半桥变换电路逆变后，由高频变压器隔离降压，最后整流输出直流电压。系统的主要环节有DC/DC电路、功率因数校正电路、PWM控制电路、均流电路和保护电路等。 1 有源功率因数校正环节 由于系统的功率因数要求0.9以上，采用二极管整流是不能满足要求的，所以，加入了有源功率因数校正环节。采用UC3854A/B控制芯片来组成功率因数电路。UC3854A/B是Unitrode公司一种新的高功率因数校正器集成控制电路芯片，是在UC3854基础上的改进。其特点是：采用平均电流控制，功率因数接近1，高带宽，限制电网电流失真≤3％[1]。图1是由UC3854A/B控制的有源功率因数校正电路。 该电路由两部分组成。UC3854A/B及外围元器件构成控制部分，实现对网侧输入电流和输出电压的控制。功率部分由L2，C5，V等元器件构成Boost升压电路。开关管V选择西门康公司的SKM75GB123D模块，其工作频率选在35kHz。升压电感L2为2mH/20A。C5采用四个450V/470μF的电解电容并联。因为，设计的PFC电路主要是用在大功率DC/DC电路中，所以，在负载轻的时候不进行功率因数校正，当负载较大时功率因数校正电路自动投入使用。此部分控制由图1中的比较器部分来实现。R10及R11是负载检测电阻。当负载较轻时，R10及R11上检测的信号输入给比较器，使其输出端为低电平，D2导通，给ENA(使能端)低电平使UC3854A/B封锁。在负载较大时ENA为高电平才让UC3854A/B工作。D3接到SS（软启动端），在负载轻时D3导通，使SS为低电平；当负载增大要求UC3854A/B工作时，SS端电位从零缓慢升高，控制输出脉冲占空比慢慢增大实现软启动。 2 DC/DC主电路及控制部分分析 2.1 DC/DC主电路拓扑 在大功率高频开关电源中，常用的主变换电路有推挽电路、半桥电路、全桥电路等[2]。其中推挽电路的开关器件少，输出功率大，但开关管承受电压高（为电源电压的2倍），且变压器有六个抽头，结构复杂；全桥电路开关管承受的电压不高，输出功率大，但是需要的开关器件多（4个），驱动电路复杂。半桥电路开关管承受的电压低，开关器件少，驱动简单。根据对各种拓扑方案的工程化实现难度，电气性能以及成本等指标的综合比较，本电源选用半桥式DC/DC变换器作为主电路。图2为大功率开关电源的主电路拓扑图。
上传时间： 2013-11-13
上传用户：ukuk
PSHLY-B回路电阻测试仪介绍
上传时间： 2013-11-05
上传用户：木子叶1
82C55A是高性能，工业标准，并行I/O的LSI外围芯片；提供24条I/O脚线。 在三种主要的操作方式下分组进行程序设计82C88A的几个特点：(1)与所有Intel系列微处理器兼容；(2)有较高的操作速度；(3)24条可编程I/O脚线；(4)底功耗的CHMOS；(5)与TTL兼容；(6)拥有控制字读回功能；（7）拥有直接置位/复位功能；（8）在所有I/O输出端口有2.5mA DC驱动能力；（9）适应性强。方式0操作称为简单I/O操作，是指端口的信号线可工作在电平敏感输入方式或锁存输出。所以，须将控制寄存器设计为：控制寄存器中:D7=1; D6 D5=00; D2=0。D7位为1代表一个有效的方式。通过对D4 D3 D1和D0的置位/复位来实现端口A及端口B是输入或输出。P56表2-1列出了操作方式0端口管脚功能。
上传时间： 2013-10-26
上传用户：brilliantchen
