虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

可编

  • G729A语音编解码算法研究及FPGA实现

    语音编码技术始终是语音研究的热点。语音编码作为多媒体通信中信息传输的一个重要环节,越来越受到广泛的重视。G729是由美国、法国、日本和加拿大的几家著名国际电信实体联合开发的,国际电信联盟(ITU-T)于1995年11月正式通过了G729。96年ITU-T又制定了G729的简化方案G729A,主要降低了计算的复杂度以便于实时实现。因其具有良好的合成语音质量、适中的复杂度、较低的时延等优点,G729A标准已被广泛应用在VOIP网关、IP电话中。 论文利用Altera公司的新一代可编程逻辑器件在数字信号处理领域的优势,对G729A语音编码中的线性预测(LP)滤波器系数提取的FPGA(现场可编程门阵列,Field Programmable Gate Array)实现进行了深入研究。论文首先对语音信号处理及其发展进行介绍,深入讨论了G729A语音编解码技术。第二,对Altera公司的Stratix系列可编程器件的内部结构进行了研究,分析了在QuartusII开发平台上进行FPGA设计的流程。第三,基于FPGA,对G729A编码系统的LP分析部分做了具体设计,其中包括自相关函数和杜宾(Durbin)递推两个主要功能模块,并对其工作过程进行了详细的分析。第四,针对系统所使用的除法运算都是商小于1的特点,设计并实现了一个系统专用的除法器模块。最后,在Altera FPGA目标芯片EP1S30F780C7上,对LP分析系统进行了验证,证明了方案的可行性。

    标签: G729A FPGA 语音编解码 算法研究

    上传时间: 2013-04-24

    上传用户:miaochun888

  • 基于DVD应用的RS编译码器的研究

    纠错码技术是一种通过增加一定冗余信息来提高信息传输可靠性的有效方法。RS码是一种典型的纠错码,在线性分组码中,它具有最强的纠错能力,既能纠正随机错误,也能纠正突发错误,在深空通信、移动通信、磁盘阵列、光存储及数字视频广播(DVB)等系统中具有广泛的应用。 DVD是一种高容量的存储媒质。DVD技术的应用很广泛,在数字技术中占有重要地位。DVD系统中采用里德-所罗门乘积码(RS-PC:Reed-Solomon ProductCode)进行纠错,RS码译码器在伺服芯片中具有重要作用。 FPGA在开发阶段具有安全、方便、可随时修改设计等不可替代的优点,在电子系统中采用FPGA可以极大的提升硬件系统设计的灵活性,可靠性,同时提高硬件开发的速度和降低系统的成本。FPGA的固有优点使其得到越来越广泛的应用,FPGA设计技术也被越来越多的设计人员所掌握。 本文首先介绍了编码理论和常用的RS编译码算法,提出RS编码器实现方案,详细分析了译码器的ME算法和改进BM算法的实现,针对ME算法提出了一种流水线结构的纠删纠错RS译码器实现方案,在译码器复杂度和延时上作了折衷,降低了译码器的复杂度并提高了最高工作频率,利用有限域乘法器的特性对编译码电路进行优化。这些技术的采用大大的提高了RS编译码器的效率,节省了RS编译码器占用的资源。在Xilinx公司的Virtex-II系列FPGA上设计并成功实现了RS(208,192)编译码器。

    标签: DVD RS编译码

    上传时间: 2013-07-20

    上传用户:xinshou123456

  • 高清视频编解码系统控制模块设计

    在航空航天,遥感测量,安全防卫以及家用影视娱乐等领域,要求能及时保存高清晰度的视频信号供后期分析、处理、研究和欣赏。因此,研究一套处理速度快,性能可靠,使用方便,符合行业相关规范的高清视频编解码系统是十分必要的。 本文首先介绍了高清视频的发展历史。并就当前相关领域的发展阐述了高清视频编解码系统的设计思路,提出了可行的系统设计方案。基于H.264的高清视频编码系统对处理器的要求非常高,一般的DSP和通用处理器难以达到性能要求。本系统选择富士通公司最新的专用视频编解码芯片MB86H51,实时编解码分辨率达到1080p的高清视频。芯片具有压缩率高,功耗低,体积小等优点。系统的控制设备由三块FPGA芯片和ARM控制器共同完成。FPGA芯片分别负责视频输入输出,码流输入输出和主编解码芯片的控制。ARM作为上层人机交互的控制器,向系统使用者提供操作界面,并与主控FPGA相连。方案实现了高清视频的输入,实时编码和码流存储输出等功能于一体,能够编码1080p的高清视频并存储在硬盘中。系统开发的工作难点在于FPGA的程序设计与调试工作。其次,详细介绍了FPGA在系统中的功能实现,使用的方法和程序设计。使用VHDL语言编程实现I2C总线接口和接口控制功能,利用stratix系列FPGA内置的M4K快速存储单元实现128K的命令存储ROM,并对设计元件模块化,方便今后的功能扩展。编程实现了PIO模式的硬盘读写和SDRAM接口控制功能,实现高速的数据存储功能。利用时序状态机编程实现主芯片编解码控制功能,完成编解码命令的发送和状态读取,并对设计思路,调试结果和FPGA资源使用情况进行分析。着重介绍设计中用到的最新芯片及其工作方式,分析设计过程中使用的最新技术和方法。有很强的实用价值。最后,论文对系统就不同的使用情况提出了可供改进的方案,并对与高清视频相关的关键技术作了分析和展望。

    标签: 高清视频 编解码 系统控制 模块设计

    上传时间: 2013-07-26

    上传用户:shanml

  • 基于FPGA的RS码编译码器的设计与实现

    研制发射微小卫星,是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展,主要取决于微小卫星自身的一系列特点:重量轻,体积小,成本低,性能高,安全可靠,发射方便、快捷灵活等。在卫星通信系统中,由于传输信道的多径和各种噪声的影响,信号在接收端会引起差错,通过信道编码环节,可对这些不可避免的差错进行检测和纠正。 在微小卫星通信链路中,信道编码器的任务是差错控制。本文采用符合空间数据系统咨询委员会CCSDS标准的链接码进行信道编码,即内码为(2,1,6)的卷积码,外码为(255,223)的RS码,中间进行交织操作。其中,里德-索罗蒙码(简称RS码)是一种重要的非二进制BCH码,是分组码中纠错能力最强的纠错码,一次可以纠正多个突发错误,广泛地用于空间通信中。 本文针对南京航空航天大学自行研制的微小卫星通信分系统的技术要求,在用SystemView和C语言仿真的基础上,用硬件描述语言Verilog设计了RS(255,223)编码器和译码器,使用Modelsim软件进行了功能仿真,并通过Xilinx公司的软件ISE对设计进行综合、布局布线,最后生成可下载的比特流文件下载到Xilinx公司的型号为XC3S2000的FPGA芯片中,完成了电路的设计并实现了编码译码的功能,表明本文设计的信道编解码器的正确性和实用性,满足了微小卫星通信分系统的技术要求。

    标签: FPGA RS码 编译码器

    上传时间: 2013-08-01

    上传用户:lili123

  • 新型并行Turbo编译码器的FPGA实现

    可靠通信要求消息从信源到信宿尽量无误传输,这就要求通信系统具有很好的纠错能力,如使用差错控制编码。自仙农定理提出以来,先后有许多纠错编码被相继提出,例如汉明码,BCH码和RS码等,而C。Berrou等人于1993年提出的Turbo码以其优异的纠错性能成为通信界的一个里程碑。 然而,Turbo码迭代译码复杂度大,导致其译码延时大,故而在工程中的应用受到一定限制,而并行Turbo译码可以很好地解决上述问题。本论文的主要工作是通过硬件实现一种基于帧分裂和归零处理的新型并行Turbo编译码算法。论文提出了一种基于多端口存储器的并行子交织器解决方法,很好地解决了并行访问存储器冲突的问题。 本论文在现场可编程门阵列(FPGA)平台上实现了一种基于帧分裂和篱笆图归零处理的并行Turbo编译码器。所实现的并行Turbo编译码器在时钟频率为33MHz,帧长为1024比特,并行子译码器数和最大迭代次数均为4时,可支持8.2Mbps的编译码数掘吞吐量,而译码时延小于124us。本文还使用EP2C35FPGA芯片设计了系统开发板。该开发板可提供高速以太网MAC/PHY和PCI接口,很好地满足了通信系统需求。系统测试结果表明,本文所实现的并行Turbo编译码器及其开发板运行正确、有效且可靠。 本论文主要分为五章,第一章为绪论,介绍Turbo码背景和硬件实现相关技术。第二章为基于帧分裂和归零的并行Turbo编码的设计与实现,分别介绍了编码器和译码器的RTL设计,还提出了一种基于多端口存储器的并行子交织器和解交织器设计。第三章讨论了使用NIOS处理器的SOC架构,使用SOC架构处理系统和基于NIOSII处理器和uC/0S一2操作系统的架构。第四章介绍了FPGA系统开发板设计与调试的一些工作。最后一章为本文总结及其展望。

    标签: Turbo FPGA 并行 编译码器

    上传时间: 2013-04-24

    上传用户:ziyu_job1234

  • 基于FPGA的HDB3编译码设计

    一般由信源发出的数字基带信号含有丰富的低频分量,甚至直流分量,这些信号往往不宜直接用于传输,易产生码间干扰进而直接影响传输的可靠性,因而要对其进行编码以便传输。传统的井下信号在传输过程中普遍采用曼彻斯特码的编解码方式,而该方式的地面解码电路复杂。FPGA(现场可编程门阵列)作为一种新兴的可编程逻辑器件,具有较高的集成度,能将编解码电路集成在一片芯片上,而HDB3码(三阶高密度双极性码)具有解码规则简单,无直流,低频成份少,可打破长连0和提取同步方便等优点。基于上述情况,本文提出了基于FPGA的}tDB3编译码设计方案。 该研究的总体设计方案包括用MATLAB进行HDB3编译码算法的验证,基于FPGA的HDB3码编译码设计与仿真,结果分析与比较三大部分。为了保证该设计的可靠性,首先是进行编译码的算法验证;其次通过在FPGA的集成设计环境QuartusⅡ软件中完成HDB3码的编译、综合、仿真等步骤,通过下载电缆下载到特定的FPGA芯片上,用逻辑分析仪进行时序仿真;最后将算法验证结果与仿真结果作一对比,分析该研究的可行性与可靠性。 研究表明,基于FPGA的HDB3编译码设计具有体积小,译码简单,编程灵活,集成度高,可靠等优点。

    标签: FPGA HDB3 编译码

    上传时间: 2013-04-24

    上传用户:siguazgb

  • 基于FPGA的JPEG实时图像编解码系统

    JPEG是联合图像专家组(Joint Picture Expert Group)的英文缩写,是国际标准化组织(ISO)和CCITT联合制定的静态图像压缩编码标准。JPEG的基于DCT变换有损压缩具有高压缩比特点,被广泛应用在数据量极大的多媒体以及带宽资源宝贵的网络程序中。 动态图像的JPEG编解码处理要求图像恢复质量高、实时性强,本课题就是针对这两个方面的要求展开的研究。该系统由图像编码服务器端和图像解码客户端组成。其中,服务器端实时采集摄像头传送的动态图像,进行JPEG编码,通过网络传送码流到客户端;客户端接收码流,经过JPEG解码,恢复出原始图像送VGA显示。设计结果完全达到了实时性的要求。 本文从系统实现的角度出发,首先分析了系统开发平台,介绍FPGA的结构特点以及它的设计流程和指导原则;然后从JPEG图像压缩技术发展的历程出发,分析JPEG标准实现高压缩比高质量图像处理的原理;针对FPGA在算法实现上的特点,以及JPEG算法处理的原理,按照编码和解码顺序,研究设计了基于改进的DA算法的FDCT和IDCT变换,以及按发生频率进行优化的霍夫曼查找表结构,并且从系统整体上对JPEG编解码进行简化,以提高系统的处理性能。最后,通过分析Nios嵌入式微处理器可定制特性,根据SOPC Builder中Avalon总线的要求,把图像采集,JPEG图像压缩和网络传输转变成用户自定义模块,在SOPC Builder下把用户自定义模块添加到系统中,由Nios嵌入式软核的控制下运行,在FPGA芯片上实现整个JPEG实时图像编解码系统(soc)。 在FPGA上实现硬件模块化的JPEG算法,具有造价低功耗低,性能稳定,图像恢复后质量高等优点,适用于精度要求高且需要对图像进行逐帧处理的远程微小目标识别和跟踪系统中以及广电系统中前期的非线性编辑工作以及数字电影的动画特技制作,对降低成本和提高图像处理速度两方面都有非常重大的现实意义。通过在FPGA上实现JPEG编解码,进一步探索FPGA在数字图像处理上的优势所在,深入了解进行此类硬件模块设计的技术特点,是本课题的重要学术意义所在。

    标签: FPGA JPEG 实时图像 编解码

    上传时间: 2013-04-24

    上传用户:shangdafreya

  • DVBT系统中内编解码模块的软件仿真

    数字电视按传输方式分为地面、卫星和有线三种。其中,DVB-S和DVB-C这两个全球化的卫星和有线传输方式标准,目前已作为世界统一标准被大多数国家所接受。而对于地面数字电视广播标准,经国际电讯联盟(ITU)批准的共有三个,包括欧盟的DVB-T(Digital Video Broadcasting-Terrestrial,数字视频地面广播)标准、美国的ATSC(Advanced Television System Committee,先进电视制式委员会)标准和日本的ISDB-T(Terrestrial Integrated Services DigitalBroadcasting,综合业务数字广播)标准。综合比较起来,欧洲的DVB-T标准在技术及应用实践上都更加成熟。 本论文首先介绍了DVB-T系统的主要结构,针对DVB-T标准中各模块的实现进行了阐述,并根据发射机端各个模块讨论了接收机端相关模块的算法设计。 随后,论文给出了基于Microsoft Visual Studio 2005平台实现的数字电视基带信号产生与接收的软件仿真系统的总体设计流程,重点讨论了内编解码器和内交织/解交织器的算法与实现,并在实现的多参数可选的数字电视基带信号产生与接收软件仿真平台上,重点分析了内编/解码模块在接收端Viterbi译码算法中采用硬判决、简化软判决以及不同调制方式时对DVB-T系统整体性能的影响。 最后,论文讨论了内码译码算法的实现改进,使得Viterbi译码更适合在FPGA上实现,同时针对逻辑设计进行优化以便节省硬件资源。论文重点讨论了对幸存路径信息存储译码模块的改进,比较了此模块三种不同的实现方式带来的硬件速率和资源的优劣,通过利用4块RAM对幸存路径信息的交互读写,完成了对传统回溯算法的改进,实现了加窗回溯的译码输出,同时实现了回溯长度可配置以实现系统不同的性能要求。

    标签: DVBT 模块 编解码

    上传时间: 2013-08-02

    上传用户:远远ssad

  • 将指定的16K采样的语音数据文件转换为经G.723编解码后的8K语音数据

    ·详细说明:本程序将指定的16K采样的语音数据文件转换为经G.723编解码后的8K语音数据。降采样前先使用180阶的FIR滤波器对语音数据进行频率压缩,然后进行抽取,并对抽取的数据进行G.723编解码。该程序在非特定语音识别的库文件处理中使用,也可扩展至其他用途。文件列表:   16kto8k   .......\16kto8k.dsp   .......\16kto8

    标签: 16K 723 语音 采样

    上传时间: 2013-04-24

    上传用户:qw12

  • 语音编解码芯片MT8965在ALU中的应用

    语音编解码芯片MT8965在ALU中的应用::MT8965是一种功能较强的语音编解码芯片,它采用( 律编码,可通过控制总线接收从处理器.发出的控制信号来写控制寄存器,从而控制驱动输出信号。文章介绍了MT8965的性能特点及其在ALU中的应用。

    标签: 8965 ALU MT 语音编解码

    上传时间: 2013-10-10

    上传用户:wfeel