专辑类-可编程逻辑器件相关专辑-96册-1.77G VHDL硬件描述语言-497页-2.3M-e文-PDF版.pdf
上传时间： 2013-04-24
上传用户：cath
《电子技术基础(数字部分)》是根据国家教育部最新制定的《高职、高专教育数字电子技术基础课程教学基本要求》，结合多年教学改革与实践的基础进行编写的。《电子技术基础(数字部分)》着重物理概念和基本原理的阐述，避免繁琐的理论推导。在文字上，力求通俗易懂，便于自学。在内容上删减了陈旧的、冗余的内容，减少内部电路分析，理论联系实际，突出工程应用；增加中、大规模集成电路内容并适当介绍可编程逻辑器件PLD。 全书共八章，包括数字逻辑基础、逻辑门电路、组合逻辑电路、集成触发器、时序逻辑电路、脉冲波形的产生与整形、A/D及D/A转换器、大规模集成电路等内容，并有与内容配合的思考题和习题。 《电子技术基础(数字部分)》可作为全国招收初中五年制高职和中等专业学校工科电工类专业的教材，也可供相近专业的师生和工业技术人员参考。
上传时间： 2013-04-24
上传用户：brucewan
蓄电池组作为一种清洁、绿色能源得到了越来越广泛的应用，性能价格比及容量不断提高的新型动力蓄电池如锂电池、镍镉电池、镍氢电池等在电动汽车、电动自行车、磁悬浮列车和舰船的驱动和电源系统中将有广阔的应用前景。如何进一步提高蓄电池组的使用寿命、充放电能力及可靠性，并满足系统的要求，是当前该领域国内外专家、工程技术人员所瞩目和亟待解决的问题。本文的研究工作正是旨在建立一套智能蓄电池组管理系统（BMS）的软硬件平台，研究如何对蓄电池组进行监测、管理，提高运行可靠性；提高其使用寿命、消除外界不利影响;研究合理的充放电算法，并在此基础上开发研制出能投入实际使用的产品样机。 论文阐述了镍氢电池的工作原理、充放电理论和算法，蓄电池组的发展与动向；建立了基于大电流充放电理论基础的智能蓄电池组硬件平台，并开发了相应的软件。整个管理系统采用数字信号处理器TMS320LF2407A作为主控CPU，结合大容量复杂可编程逻辑器件M4A3—256/160构成电量采集系统，采用智能功率模块IPM进行充放电控制，配合液晶显示和键盘控制的人机交互界面，串行E2PROM数据存储、时钟芯片进行计时，预留CAN通讯接口。该系统有较强的功能，使用方便、可靠，适合于作为研究蓄电池组充放电理论和算法以及其它措施的平台并作为产品化的试验基础。论文研制的样机可应用于电动汽车或磁浮列车用动力电池组的监测、管理。
上传时间： 2013-04-24
上传用户：Miyuki
论文分析了混合式步进电动机的工作原理和运行特性。采用简化的磁网络模型，推导了建立二相混合式步进电机数学模型的关系式。并对步进电机的多种驱动技术进行了详细的研究，着重分析和论述了正弦脉宽调制细分驱动技术。文中对整个系统的结构、硬件电路设计及驱动软件编程进行了研究和实现，并给出了系统性能实验结果。 步进电机的使用离不开步进电机驱动器，驱动器的优劣影响着步进电机的运行性能。传统的驱动方式侧重于使步进电机绕组电流以尽可能短的时间上升到额定值，以提高电机高速运行时的转矩，一般步距角较大，且造成低速运行时的振动和噪声加大。针对此问题，开发出一种新型的基于单片机的多细分二相混合式步进电机驱动器。该驱动器以二相混合式步进电动机的静态和动态运行特性为出发点，主要分为数字控制部分、GAL片逻辑综合信号处理单元、SG3525恒流控制电路、驱动功放电路、过流保护及反馈电路和系统供电电源模块等。采用专用集成芯片和可编程逻辑器件，以8位单片机AT89C51为控制核心，实现恒流控制、正／反转运行、过流保护和多档位细分等功能。在器件选型和软、硬件设计方面兼顾了性能与成本等因素，性价比较高且通用性强。 该驱动器样机已完成制作并进行了联调测试，文中给出了测试结果并对所测波形进行了分析。实验结果表明，系统硬件和软件设计合理可行，各项技术指标均达到了设计要求。它与混合式步进电动机配套可以明显地改善步进电动机的运行性能，拓宽其应用领域。
上传时间： 2013-06-07
上传用户：西伯利亚狼
随着当今科学技术的迅猛发展，数字图像处理技术正在各个行业得到广泛的应用，而FPGA技术的不断成熟改变了通常采用并行计算机或数字信号处理器(DSP)、专用集成电路(ASIC)等作为嵌入式处理器的惯例。可编程逻辑器件(FPGA)凭借其较低的开发成本、较高的并行处理速度、较大的灵活性及其较短的开发周期等特点，在图像处理系统中有独特的优势。 本文提出了一种基于FPGA的图像采集处理系统解决方案，并选用低成本高性能的Altera公司的CycloneIII系列FPGA EP3C40F324为核心，设计开发了图像采集处理的软硬件综合系统。文章阐述了如何在FPGA中嵌入NiosII软核处理器并完成图像采集处理系统功能的设计方案。硬件电路上，系统设计了三块电路板：FPGA核心处理板、图像采集卡、图像显示卡，其中通过I2C总线对采集卡的工作模式进行配置，在采集模块控制下，将采集到的图像数据存储到SDRAM；根据VGA显示原理及其时序关系，设计了VGA显示输出控制模块，合成了VGA工作的控制信号，又根据VGA显示器的工业标准，合成VGA接口的水平和帧同步信号。逻辑硬件上，应用SOPCBuilder工具生成了FPGA内部的逻辑硬件功能模块，定制了NiosII IP core、CMOS图像采集模块、VGA Controller及其I2C总线接口，系统各模块间通过Avalon总线连接起来。软件部分，在NiosII内核处理器上实现了彩色图像颜色空间转换、二值化、形态学腐蚀处理及其目标定位等算法。实验结果证明了本文提出的方案及算法的正确性，可行性。
上传时间： 2013-08-05
上传用户：woshiyaosi
函数发生器又名任意波形发生器，是一种常用的信号源，广泛应用于通信、雷达、导航等现代电子技术领域。信号发生器的核心技术是频率合成技术，主要方法有：直接模拟频率合成、锁相环频率合成（PLL）、直接数字合成技术（DDS）。DDS是开环系统，无反馈环节，输出响应速度快，频率稳定度高。因此直接数字频率合成技术是目前频率合成的主要技术之一，其输出信号具有相对较大的带宽、快速的相位捷变、极高的相位分辨率和相位连续等优点。本文的主要工作是采用SOPC结合虚拟仪器技术，进行DDS智能函数发生器的研制。 本文介绍了虚拟仪器技术的基本理论，简要阐述了仪器驱动程序、VISA等相关技术。对SOPC技术进行了深入的研究：SOPC技术是基于可编程逻辑器件的可重构片上系统，它作为SOC和CPLD/FPGA相结合的一项综合技术，结合了两者的优点，集成了硬核或软核CPU、DSP、锁相环、存储器、I/O接口及可编程逻辑，可以灵活高效地解决SOC方案，而且设计周期短，设计成本低，非常适合本设计的应用。本文还对基于DDS原理的设计方案进行了分析，介绍了DDS的基本理论以及数学综合，在研究DDS原理的基础上，利用SOPC技术，在一片FPGA芯片上实现了整个函数发生器的硬件集成。 本文就函数发生器的设计制定了整体方案，对软硬件设计原理及实现方法进行了具体的介绍，包括整个系统的硬件电路，SOPC片上系统和PC端软件的设计。在设计中，LabVIEW波形编辑软件和函数发生器二者采用异步串口进行通信。利用LabVIEW的强大功能，把波形的编辑，系统的设置放到计算机上完 成，具有人机界面友好、系统升级方便、节约硬件成本等诸多优势。同时充分利用了FPGA内部大量的逻辑资源，将DDS模块和微处理器模块集成到一个单片FPGA上，改变了传统的系统设计思路。通过对系统仿真和实际测试，结果表明该智能型函数发生器不仅能产生理想的输出信号，还具有集成度高、稳定性好和扩展性强等优点。关键词：智能型函数发生器，虚拟仪器，可编程片上系统，直接数字合成技术，NiosⅡ处理器。
上传时间： 2013-07-09
上传用户：zw380105939
比较全的Quartus II 中文教程 目录 第一章 可编程逻辑设计流程 第二章 设计输入 第三章 综合 第四章 仿真 第五章 布局布线 第六章 ······ ···· 第十五章 文档和其他资源
上传时间： 2013-06-14
上传用户：lingduhanya
断路器是电力系统中重要的控制和保护设备，对维护电力系统的安全、稳定和可靠运行起着重要的作用。如何使断路器高度智能化，并且更安全和可靠，是电力系统保护的发展要求，也是本论文研究的目的。 本文在深入研究了智能断路器国内外发展状况的基础上，精心设计了以数字信号处理器DSP和复杂可编程逻辑器件CPLD为核心的系统硬件。DSP是智能断路器测控单元的核心器件，它实现断路器的各种保护、报警、显示与控制功能。CPLD完成状态量的监测，以及各种逻辑信号的输出。两种器件相互配合使得断路器系统更加智能化。研究了断路器测控单元的测量原理及保护算法，并进行了具体的硬件和软件模块的设计，旨在实现断路器的智能保护、远程控制和集中管理。本设计以TI公司的DSP芯片TMS320LF2407为核心。硬件设计主要包括信号调理模块设计、信号采样模块设计、保护执行模块设计、CPLD模块设计和输入输出模块设计。并且利用TMS320LF2407本身具有的CAN2.0模块，通过CAN总线实现断路器和上位机的通信，实现遥测、遥调、遥控、遥信等“四遥”功能。软件采用模块化设计，每一个模块相对独立，完成某个特定功能，便于维护和添加新功能，并且调试灵活方便。文中给出了主程序及各个子程序的流程图，其中子程序有数据采集子程序、FFT计算子程序、液晶显示子程序、短路瞬时保护子程序、过载长延时保护子程序、接地故障保护子程序和短路短延时保护子程序等。并且设计中充分考虑了断路器工作环境的恶劣性，分析了各种干扰的来源，并针对各种干扰采取了对应的软件和硬件的抗干扰措施。最后，为了验证全波傅氏算法能否满足电网数据处理精度的要求，利用MATLAB搭建仿真平台，对其进行了仿真。结果表明全波傅氏算法能达到系统的要求。
上传时间： 2013-04-24
上传用户：BK094
数字信息时代带来了“信息大爆炸”，使数据量大增，而数字图像数据更是如此，如果不对图像数据进行有效的压缩，那么图像信息的存储与传输将无法进行。显然，寻求一种高效的图像压缩系统具有很大的现实意义。 本文基于大规模现场可编程逻辑阵列(FPGA)和高速数字信号处理器(DSP)协同作业，来完成实时图像处理的系统设计。出于对系统设计上的性能和功耗方面的考虑，系统中FPGA 选用的是ALTERA公司的Cyclone系列芯片EP1C12Q240C8，DSP选用的是TI公司的55x系列芯片TMS320VC5502。该系统集图像采集、压缩、显示和存储功能于一体，其中DSP为主处理器负责图像处理，FPGA为协处理器负责系统的所有数字逻辑控制。FPGA和DSP的工作之间形成流水，并且借助于一片双口RAM(CY7C025AV-15AI)完成两者的通讯。结合FPGA和DSP自身的特点，本文提出一种新颖的信息通信方式，借助于一片双口RAM，其内部按其存储空间等分两块，利用乒乓技术完成对高速实时的图像数据缓冲。 该系统从视频采集、传输、压缩到图像存储等整个过程的工作，分别由FPGA和DSP承担。充分考虑到它们自身的优缺点，在满足系统实时性要求的同时，结构灵活，便于以后的扩展与升级。结果表明，在TMS320VC5502实现了对采集图像的JPEG压缩，效果良好且满足了实时性的要求，因此系统的功能得到了总体上的验证。 关键词：图像处理；FPGA；DSP；JPEG
上传时间： 2013-06-11
上传用户：hjshhyy
随着电子工业应用领域需求的增长，要实现复杂程度较高的数字电子系统，对数据处理能力提出越来越高的要求。定点运算已经很难满足高性能数字系统的需要，而浮点数相对于定点数，具有表述范围宽，有效精度高等优点，在航空航天、遥感、机器人技术以及涉及指数运算和信号处理等领域有着广泛的应用。对浮点运算的要求主要体现在两个方面：一是速度，即如何快速有效的完成浮点运算；二是精度，即浮点运算能够提供多少位的有效数字。 计算机性价比的提高以及可编程逻辑器件的出现，对传统的数字电子系统设计方法进行了变革。FPGA(Field Programmable Gate Array，现场可编程门阵列)让设计师通过设计芯片来实现电子系统的功能，将传统的固件选用及电路板设计工作放在芯片设计中进行。FPGA可以完成极其复杂的时序与组合逻辑电路功能，适用于高速、高密度，如运算器、数字滤波器、二维卷积器等具有复杂算法的逻辑单元和信号处理单元的逻辑设计领域。 鉴于FPGA技术的特点和浮点运算的广泛应用，本文基于FPGA将浮点运算结合实际应用设计一个触摸式浮点计算器，主要目的是通过VHDL语言编程来实现浮点数的加减、乘除和开方等基本运算功能。 (1)给出系统的整体框架设计和各模块的实现，包括芯片的选择、各模块之间的时序以及控制、每个运算模块详细的工作原理和算法设计流程； (2)通过VHDL语言编程来实现浮点数的加减、乘除和开方等基本运算功能； (3)在Xilinx ISE环境下，对系统的主要模块进行开发设计及功能仿真，验证了基于FPGA的浮点运算。
上传时间： 2013-04-24
上传用户：咔乐坞
