51单片机制作可编程定时插座，代码注释详细，资料包括实验截图，功能简介：程序：上电-K1,K2按键进行时分调整-K3启动（启动后按键将无效）-继电器闭合通电-开始倒计时- 倒计时结束继电器断开-完成周期
上传时间： 2022-07-22
上传用户：
VIP专区-嵌入式/单片机编程源码精选合集系列（139）资源包含以下内容：1. NIOS_II.2. 复杂模型机的设计与实现 组成原理的课程设计.3. 北京理工大学嵌入式系统的课件.4. 一個自己寫的簡單員工管理系統.5. 32位嵌入式系统实现.6. i2c总线的CPLD程序.7. mDOC在C语言环境下的驱动开发程序.8. 凯恩帝继电器版的PCB原文件。可以用作凯恩帝数控系统输出信号的连接.9. Dm6455 driver,magbe useful to you!.10. verilog编程的好工具书.11. 频率计.12. FM3103的英文资料.13. lcd320240驱动程序.14. SLE4442技术手册.15. 自己编写的GAL可编程逻辑电路的编译软件abel4的windows界面.16. 基于S3C44B0X的嵌入式系统应用开发实例.ppt.17. 天煌公司的thus-1型嵌入式实验开发系统I/O接口实验.18. 语音芯片isd1760代码.19. 一个GUI编程的例子 一个GUI编程的例子.20. 创博嵌入式工具箱电子画板代码.21. 高速示波器。单片机和CPLD实现。灵活方便.22. UART的源文件.23. AC-3的标准代码.24. 为实现导弹绝缘电阻的自动化快速测试.25. 为实现导弹绝缘电阻的自动化快速测试.26. 基于ARM2131的IIC读写CAT1025程序.27. 嵌入式编程c、c++.28. 12864液晶（ks0108控制器）的驱动程序.29. FT232BM设计的USB转串口原理图.30. 基于lpc2103的一个控制板.31. 中星微301摄想头最新驱动.32. 嵌入式系统开发 MRC 522 S50 S70.33. Jz4740_BSP_v1.2,军正BSP.34. 文件系统辕马,想要的258031823大幅度反对反对法.35. CAT93C46-5 7-66-86 EEPROM数据手册.36. uC/OS-II在ARM7上的移植源码.37. 开发板AT91SAM9260-EK的测试程序.38. FreeRTOSV3.2.0 经典嵌入式操作系统.39. HT1621驱动程序,C语言编写,MCU为8051系列.40. C51语言内嵌入汇编语句的程序实现.
上传时间： 2013-05-23
上传用户：eeworm
ABEL设计软件是一种高级编译型可编程逻辑设计软件， 只需要输入符合语法规定的逻辑描述，就能设计各种不同类型 的PLD器件。这种软件可以对用户的逻辑设计进行语法检查、 逻辑化简、自动生成符合标准的JEDEC文件（“．JED”文件）， 还能将用户的设计要求与所选器件的功能相结合，分析检查用 户的设计目的是否切实可行，目前已经成为国际通用的PLD辅 助设计软件之一。
上传时间： 2013-07-24
上传用户：eeworm
电除尘器集散控制系统和烟气连续排放监测系统是控制和监测火电厂烟气连续排放的重要设备,对它们的深入研究与开发对减少污染和保护环境有着重要的意义.该设计基于可编程逻辑控制器(PLC),采用RSview32人机界面软件开发了功能完善的监控软件,实现了实时显示、打印数据报表、组态历史趋势、棒图和实时趋势图等功能.实际运行表明该系统具有较完善的功能和较高的自动化程序.
上传时间： 2013-08-04
上传用户：heart_2007
地铁列车牵引转矩控制是影响列车安全可靠运行的重要因素，牵引变流模块是整个列车交流传动系统的核心设备，而牵引转矩控制又是最关键的部分。本文以某城市国产化地铁列车为研究对象，主要针对牵引转矩控制方案进行研究并通过设计列车通信网络对牵引转矩实施监测。 论文首先介绍地铁列车牵引转矩控制的研究现状，分析目前高性能交流调速方法在地铁列车牵引转矩控制中的应用现状。并简要介绍了网络监测技术的研究现状和CANopen总线协议在轨道交通车辆中的国内外应用现状。 采用可编程逻辑控制器PLC及其子模块构建了通信网络的硬件结构，并设计了通信网络软件。对CANopen的通信报文进行了具体设计，实现了应用层协议CANopen的功能。 根据实际运行的需求，对牵引电机转矩控制、牵引逆变器的PWM控制方式进行了研究。采用带转矩内环的转速、磁链闭环矢量控制方法，应用带定时调制环节的滞环电流比较PWM和优化脉冲控制方案分段对逆变器进行PWM控制。通过设计牵引系统与CANopen网络的数据接口，实现了通信网络对牵引控制效果的监测，并对牵引特性曲线进行分析；选取特性曲线上的特定工作点，对牵引控制效果进行了分析说明。测试结果表明本文讨论的牵引矢量控制和PWM控制方案能够很好地满足列车运营对牵引转矩的要求。 目前，该系统正在进行线路运行调试和性能改进，准备交付用户进行商业线路运营，具有很好的工程应用价值。
上传时间： 2013-08-02
上传用户：LYNX
比较全的Quartus II 中文教程 目录 第一章 可编程逻辑设计流程 第二章 设计输入 第三章 综合 第四章 仿真 第五章 布局布线 第六章 ······ ···· 第十五章 文档和其他资源
上传时间： 2013-06-14
上传用户：lingduhanya
本文首先从数控系统的组成与特点进行详细分析，然后对运动控制卡在整个系统中承担功能进行了分析。根据数字型号处理器件的快速运算能力和现场可编程门阵列器件的灵活、通用性提出了基于DSP器件和FPGA器件进行总体设计的规划。 本文重点详细阐述了四轴运动控制卡硬件电路的设计。通过对现有部分PC总线的介绍与比较，设计选择了PCI总线作为上位PC与运动控制卡的通信总线，并且选择PCI9052芯片来设计PCI接口模块；基于DSP器件的特点，设计选择了TMS320LF2407芯片为核心，进行运算控制单元的设计，同时对其主要内部资源进行了分配。最后，根据硬件的原理图，完成了具体电路板的制作。 对软件设计，文章主要对插补算法在DSP上的实现作了一些探讨。介绍了两种加速模式：梯形加速模式和s曲线加速模式。就逐点比较法直线和圆弧插补算法以及数字积分插补原理也进行了分析。最终，提出总体程序流程控制、速度控制算法、插补算法等的程序设计框架，并进行了具体程序设计。
上传时间： 2013-07-19
上传用户：CHENKAI
数字信息时代带来了“信息大爆炸”，使数据量大增，而数字图像数据更是如此，如果不对图像数据进行有效的压缩，那么图像信息的存储与传输将无法进行。显然，寻求一种高效的图像压缩系统具有很大的现实意义。 本文基于大规模现场可编程逻辑阵列(FPGA)和高速数字信号处理器(DSP)协同作业，来完成实时图像处理的系统设计。出于对系统设计上的性能和功耗方面的考虑，系统中FPGA 选用的是ALTERA公司的Cyclone系列芯片EP1C12Q240C8，DSP选用的是TI公司的55x系列芯片TMS320VC5502。该系统集图像采集、压缩、显示和存储功能于一体，其中DSP为主处理器负责图像处理，FPGA为协处理器负责系统的所有数字逻辑控制。FPGA和DSP的工作之间形成流水，并且借助于一片双口RAM(CY7C025AV-15AI)完成两者的通讯。结合FPGA和DSP自身的特点，本文提出一种新颖的信息通信方式，借助于一片双口RAM，其内部按其存储空间等分两块，利用乒乓技术完成对高速实时的图像数据缓冲。 该系统从视频采集、传输、压缩到图像存储等整个过程的工作，分别由FPGA和DSP承担。充分考虑到它们自身的优缺点，在满足系统实时性要求的同时，结构灵活，便于以后的扩展与升级。结果表明，在TMS320VC5502实现了对采集图像的JPEG压缩，效果良好且满足了实时性的要求，因此系统的功能得到了总体上的验证。 关键词：图像处理；FPGA；DSP；JPEG
上传时间： 2013-06-11
上传用户：hjshhyy
卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同，因此设计可重配置的Viterbi译码器，使其能够满足多种通信系统的应用需求，具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上，重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法，节省了资源；加比选模块使用全并行结构保证处理速度；幸存路径管理模块使用3指针偶算法的流水线结构，大大提高了译码速度。在Xilinx ISE8.2i环境下，用VHDL硬件描述语言编写程序，实现(2，1，7)卷积码的Viterbi译码器。在(2，1，7)卷积码译码器基础上，扩展了Viterbi译码器的通用性，使其能够对不同的卷积码译码。译码器根据不同的工作模式，可以对(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四种广泛运用的卷积码译码，并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路，生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证，Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器，译码器运行稳定可靠。最后，使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析，仿真结果表明，在同等条件下，本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。
上传时间： 2013-06-24
上传用户：myworkpost
直接数字频率合成(DDS)是七十年代初提出的一种新的频率合成技术，其数字结构满足了现代电子系统的许多要求，因而得到了迅速的发展。现场可编程门阵列器件(FPGA)的出现，改变了现代电子数字系统的设计方法，提供了一种全新的设计模式。本论文结合这两项技术，并利用单片机控制灵活的特点，开发了一种双通道波形发生器。在实现过程中，选用了Altera公司的EP1C6Q240C8芯片作为产生波形数据的主芯片，充分利用了该芯片的超大集成性和快速性。在控制芯片上选用ATMAL的AT89C51单片机作为控制芯片。本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具Quartus Ⅱ并结合Verilog-HDL语言，采用硬件编程的方法很好地解决了这一问题。 本文首先介绍了波形发生器的研究背景和DDS的理论。然后详尽地叙述了用EP1C6Q240C8完成DDS模块的设计过程，这是设计的基础。接着分析了整个设计中应处理的问题，根据设计原理就功能上进行了划分，将整个仪器功能划分为控制模块、外围硬件、FPGA器件三个部分来实现。然后就这三个部分分别详细地进行了阐述。并且通过系列实验，详细地分析了该波形发生器的功能、性能、实现和实验结果。最后，结合在设计中的一些心得体会，提出了本设计中的一些不足和改进意见。通过实验说明，本设计达到了预定的要求，并证明了采用软硬件结合，利用FPGA实现基于DDS架构的双路波形发生器是可行的。
上传时间： 2013-06-09
上传用户：wxhwjf
