传统PLC使用时会出现一些问题，如程序死循环、程序跑飞、需要庞大的编译系统作支持和不能实现精确位置控制等等；而发展到OPENPLC后，这些问题依然存在。为了更好地解决这些问题，本文提出一种全新的可编程控制器现场集成技术，用FPGA来实现PLC的功能，抛弃传统PLC“程序”的概念，以“硬件线路”来实现控制功能，不论在经济上还是在性能上都具有更大的优势。 本课题在对国内外可编程控制器，重点是HardPLC的开发和应用的进展进行概述和分析的基础上，系统开展了HardPLC组成模块原理及其仿真模拟的研究。本研究的主要贡献为： 1.对比分析了CPLD和FPGA的性能特点，阐明了Xilinx公司FPGA芯片结构的两个创新概念，指出了其优越性能的结构基础； 2.系统分析了用HardPLC实现控制系统时的一些通用模块，对每个模块的工作原理进行了深入的探讨，用VHDL语言建立了每个模块的模型，在此基础上进行了仿真、综合，为进一步研究可编程控制器的现场集成奠定了基础； 3.在仿真综合的基础上，用所建立的模型完成了特定逻辑控制系统的控制要求，充分展示了其实际应用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基础上，确定了应用于实际的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本课题研究建立的模型对于开发具有我国自主知识产权的HardPLC组成IP库具有一定的理论意义；对特定系统的控制实现，充分展示了基于FPGA的可编程控制器现场集成技术可以广泛应用于工控领域，加大推广力度和建立更多的IP库，在许多应用场合可以取代传统的PLC控制系统，为工控领域提供高可靠、低价格、简单易操作的解决方案，这将带来巨大的社会经济效益；所确定的FPGA芯片配置模式可广泛应用于对FPGA芯片配置数据的加载，在实践生产中具有重要的实用价值。
上传时间： 2013-05-30
上传用户：dtvboyy
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
FPGA是一种可通过用户编程来实现各种数字电路的集成电路器件。用FPGA设计数字系统有设计灵活、低成本，低风险、面市时间短等好处。本课题在结合国际上FPGA器件方面的各种研究成果基础上，对FPGA器件结构进行了深入的探讨，重点对FPGA的互连结构进行了分析与优化。FPGA器件速度和面积上相对于ASIC电路的不足很大程度上是由可编程布线结构造成的，FPGA一般用大量的可编程传输管开关和通用互连线段实现门器件的连接，而全定制电路中仅用简单的金属线实现，传输管开关带来很大的电阻和电容参数，因而速度要慢于后者。这也说明，通过优化可编程连接方式和布线结构，可大大改善电路的性能。本文研究了基于SRAM编程技术的FPGA器件中逻辑模块、互连资源等对FPGA性能和面积的影响。论文中在介绍FPGA器件的体系构架后，首先对开关矩阵进行了研究，结合Wilton开关矩阵和Disioint开关矩阵的特点，得到一个连接更加灵活的开关矩阵，提高了FPGA器件的可布线性，接着本课题中又对通用互连线长度、通用互连线间的连接方式和布线通道的宽度等进行了探讨，并针对本课题中的FPGA器件，得出了一套适合于中小规模逻辑器件的通用互连资源结构，仿真显示新的互连方案有较好的速度和面积性能，在互连资源的面积和性能上达到一个很好的折中。 接下来课题中对FPGA电路的可编程逻辑资源进行了研究，得到了一种逻辑规模适中的粗粒度逻辑块簇，该逻辑块簇采用类似Xilinx 公司的FPGA产品的LUT加触发器结构，使逻辑块簇内部基本逻辑单元的联系更加紧密，提高了逻辑资源的功能和利用率。随后我们还研究了IO模块数目的确定和分布式SRAM结构中编程电路结构的设计，并简单介绍了SRAM单元的晶体管级设计原理。最后，在对FPGA构架研究基础上，完成了一款FPGA电路的设计并设计了相应的电路测试方案，该课题结合CETC58研究所的一个重要项目进行，目前已成功通过CSMC0.6μm 2P2M工艺成功流片，测试结果显示其完全达到了预期的性能。
上传时间： 2013-04-24
上传用户：6546544
绪论 3线性及逻辑器件新产品优先性计算领域4PCI Express®多路复用技术USB、局域网、视频多路复用技术I2C I/O扩展及LED驱动器RS-232串行接口静电放电(ESD)保护服务器/存储10GTL/GTL+至LVTTL转换PCI Express信号开关多路复用I2C及SMBus接口RS-232接口静电放电保护消费医疗16电源管理信号调节I2C总线输入/输出扩展电平转换静电放电保护 手持设备22电平转换音频信号路由I2C基带输入/输出扩展可配置小逻辑器件静电放电保护键区控制娱乐灯光显示USB接口工业自动化31接口——RS-232、USB、RS-485/422继电器及电机控制保持及控制：I2C I/O扩展信号调节便携式工业（掌上电脑/扫描仪） 36多路复用USB外设卡接口接口—RS-232、USB、RS-485/422I2C控制静电放电保护 对于任意外部接口连接器的端口来说，静电放电的冲击一直是对器件可靠性的威胁。许多低电压核心芯片或系统级的特定用途集成电路(ASIC)提供了器件级的人体模型(HBM)静电放电保护，但无法应付系统级的静电放电。一个卓越的静电放电解决方案应该是一个节省空间且经济高效的解决方案，可保护系统的相互连接免受外部静电放电的冲击。
上传时间： 2013-10-18
上传用户：mikesering
内容提要： SD3系列器件介绍 可编程通用外围芯片PSD301 可编程通用外围芯PSD311等介绍。 1.1 简介 1.1.1 引言 1.2.2 器件命名方式 1.1.3 PSD3系列器件简介 1.1.4 PSD3系列器件性能简介 1.1.5 支持PSD系列的WSI软件 1.2 系统结构 1.2.1 PSD3系列器件结构和引脚说明 1.2.2 地址输入 1.2.3 性能参数 1.2.4 微控制器/微处理器控制输入 1.3 PSD3系列器件的操作方式 1.3.1多路复用8位地址/数据总线 1.3.2多路复用16位/数据总线 ............................ ............................
上传时间： 2013-10-22
上传用户：座山雕牛逼
可编程系统级芯片提供了最大设计的灵活性 极端灵活且完全可编程的混合信号SOC 的基本原理是促使赛普拉斯微系统公司（Cypress MicroSystems）推出名为PSoCTM（Programmable System-On-ChipTM，可编程系统级芯片）的全新一代器件的动力所在。
上传时间： 2013-10-22
上传用户：playboys0
并行接口电路：微处理器与I/O设备进行数据传输时均需经过接口电路实现系统与设备互连的匹配。并行接口电路中每个信息位有自己的传输线，一个数据字节各位可并行传送，速度快，控制简单。由于电气特性的限制，传输距离不能太长。8255A是通用的可编程并行接口芯片，功能强，使用灵活。适合一些并行输入/输出设备的使用。8255A并行接口逻辑框图三个独立的8位I/O端口,口A、口B、口C。口A有输入、输出锁存器及输出缓冲器。口B与口C有输入、输出缓冲器及输出锁存器。在实现高级的传输协议时，口C的8条线分为两组，每组4条线，分别作为口A与口B在传输时的控制信号线。口C的8条线可独立进行置1/置0的操作。口A、口B、口C及控制字口共占4个设备号。8255A并行接口的控制字工作模式选择控制字：口A有三种工作模式，口B有二种工作模式。口C独立使用时只有一个工作模式，与口A、口B配合使用时，作为控制信号线。三种工作模式命名为：模式0、模式1及模式2。模式 0 为基本I/O端口，模式1为带选通的I/O端口，模式 2 为带选通的双向I/O端口。口A可工作在三种模式下，口B可工作在模式 0与模式 1下，口C可工作在模式0下或作为控制线配合口A、口B工作。
上传时间： 2013-11-07
上传用户：xitai
摘要：介绍用一片GAL16V8实现的模≤2n可编程计数器。它是基于“最大长度移位寄存器式计数器”的原理设计而成的．电路简单可靠．同时介绍一种由它组成的实用电路——由GAL实现时、分、秒计时的数字钟电路。 关键词：GAL 最大长度移位寄存器式计数器
上传时间： 2013-11-12
上传用户：comua
采用EEPROM 工艺设计通用阵列逻辑器件 ——遇到的问题与解决方案 深圳市国微电子股份有限公司 裴国旭 电可擦除只读存储器（EEPROM）工艺可广泛运用于各种消费产品中，像微控制器、 无线电话、数字信号处理器、无线通讯设备以及诸如专用芯片设计等诸多应用设备中。0.18μmEEPROM 智能模块平台可广泛应用于快速增长的IC 卡市场，如手机SIM 卡、借记卡、信用卡、身份证、智能卡、USB 钥匙以及其他需要安全认证或需时常更新和编写资料的应用设备中。
上传时间： 2013-11-10
上传用户：baba
可编程控制器PLC的应用绝大部分都是通过编写梯形图的方式实现程序控制的，但对于智能低压开关系统来讲，其分、断的控制往往要求由主控操作室远程控制来完成。按传统的方法，主控室要对某一个开关柜进行操作，须先发一个控制命令，PLC接收到该控制命令后，再由PLC程序执行该命令，该段程序必须用梯形图或逻辑指令编程，当开关柜数目巨大或要求多路设备同时控制时，PLC的程序编写就比较复杂，尤其是采用脉冲型输出控制而不是用电平保持型控制时更是如此。因为开关柜的分、合控制须两路继电器输出分别控制“分闸”和“合闸”，而不是由单路继电器保持输出控制，使继电器输出与开关柜分合一致。考虑这些因素，本文采用串行通讯实现PLC的控制，PLC本机无须任何梯形图或逻辑指令，这样不仅实现简单而且方便可靠。
上传时间： 2014-01-09
上传用户：sammi
