AT89S52是一种低功耗、高性能CMOS8位微控制器，具有8K 在系统可编程Flash 存储器。使用Atmel 公司高密度非易失性存储器技术制造
上传时间： 2015-06-01
上传用户：小鹏
AT89S52原理图AT89S52是一种低功耗、高性能CMOS8位微控制器，具有8K 在系统可编程 Flash 存储器。使用 Atmel 公司高密度非 易失性存储器技术制造，与工业 80C51 产品指令和引脚完全兼容。片上Flash允许程序储器在系统可编程，亦适于常规编程器。在单芯片上，拥有灵巧的 8 位 CPU 和在系统可编程Flash，使得 AT89S52为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。
上传时间： 2013-12-25
上传用户：qwe1234
文章介绍了一种以8031单片机为核心片，外接扩展芯片AT93C46电擦除可编程只读存储单片
上传时间： 2014-01-24
上传用户：541657925
AT89S52是一种低功耗、高性能CMOS8位微控制器，具有 8K 在系统可编程Flash 存储器。使用Atmel 公司高密度非 易失性存储器技术制造，与工业80C51 产品指令和引脚完 全兼容。片上Flash允许程序存储器在系统可编程，亦适于 常规编程器。在单芯片上，拥有灵巧的8 位CPU 和在系统 可编程Flash，使得AT89S52为众多嵌入式控制应用系统提 供高灵活、超有效的解决方案。
上传时间： 2013-11-27
上传用户：bruce5996
ble Logic Controller，可编程逻辑控制器，一种数字运算操作的电子系统，专为在工业环境应用而设计的。它采用一类可编程的存储器，用于其内部存储程序，执行逻辑运算，顺序控制，定时，计数与算术操作等面向用户的指令，并通过数字或模拟式输入/输出控制各种类型的机械或生产过程。是工业控制的核心部分。 另外PLC还有以下几个名称： PLC = Power Line Communication，电力线通信，即我们俗称的“电力线上网”。 PLC = Public Listed Co
标签： 驱动器
上传时间： 2018-06-27
上传用户：454545
目前市场上不少的单片机具有ISP功能。 ATMEL公司最近新推出的AT89SXXXX系列单片机也提供了一个SPI串行接口,让用户能对内部程序存储器编程（ISP）。 什么是 ISP ? ISP（In-System Programming）在系统可编程，指电路板上的空白器件可以编程写入最终用户代码， 而不需要从电路板上取下器件， 已经编程的器件也可以用ISP方式擦除或再编程。ISP技术是未来发展方向。 应一些单片机爱好者的需求,现介绍本站开发的利用串口对89S51及89S52 ISP编程的软件及最简单的硬件连接方法． 下图是个简化了的硬件连接方法,虽然不能全自动的在线编程，但其连接简单实用稳定，比较适于初学的爱好者DIY
上传时间： 2016-04-18
上传用户：liuchee
AT89C51是美国ATMEL公司生产的低电压，高性能CMOS8位单片机，片内含有4KB 的可反复擦写的只读程序存储器和128字节的随机存储器。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容，由于将多功能8 位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器，它为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。 AT89C51功能性能与MCS-51成品指令系统完全兼容；4KB可编程闪速存储器；寿命：1000
标签： 直流可调电源设计
上传时间： 2015-02-27
上传用户：dpseternal
专辑类----可编程逻辑器件相关专辑 可编程序控制器基础与编程技巧-340页-7.9M.rar
上传时间： 2013-07-12
上传用户：wl9454
专辑类-可编程逻辑器件相关专辑-96册-1.77G 可编程序控制器基础与编程技巧-340页-7.9M.pdf
上传时间： 2013-04-24
上传用户：xiaoxiang
数字射频存储器(Digital Radio FreqlJencyr：Memory DRFM)具有对射频信号和微波信号的存储、处理及传输能力，已成为现代雷达系统的重要部件。现代雷达普遍采用了诸如脉冲压缩、相位编码等更为复杂的信号处理技术，DRFM由于具有处理这些相干波形的能力，被越来越广泛地应用于电子对抗领域作为射频频率源。目前，国内外对DRFM技术的研究还处于起步阶段，DRFM部件在采样率、采样精度及存储容量等方面，还不能满足现代雷达信号处理的要求。 本文介绍了DRFM的量化类型、基本组成及其工作原理，在现有的研究基础上提出了一种便于工程实现的设计方法，给出了基于现场可编程门阵列(Field Programmable Gate Array FPGA)实现的幅度量化DRFM设计方案。本方案的采样率为1 GHz、采样精度12位，具体实现是采用4个采样率为250 MHz的ADC并行交替等效时间采样以达到1 GHz的采样率。单通道内采用数字正交采样技术进行相干检波，用于保存信号复包络的所有信息。利用FPGA器件实现DRFM的控制器和多路采样数据缓冲器，采用硬件描述语言(Very High Speed}lardware Description Language VHDL)实现了DRFM电路的FPGA设计和功能仿真、时序分析。方案中采用了大量的低压差分信号(Low Voltage Differential Signaling LVDS)逻辑的芯片，从而大大降低了系统的功耗，提高了系统工作的可靠性。本文最后对采用的数字信号处理算法进行了仿真，仿真结果证明了设计方案的可行性。 本文提出的基于FPGA的多通道DRFM系统与基于专用FIFO存储器的DRFM相比，具有更高的性能指标和优越性。
上传时间： 2013-06-01
上传用户：lanwei
