随着移动终端、多媒体、Internet网络、通信，图像扫描技术的发展，以及人们对图象分辨率，质量要求的不断提高，用软件压缩难以达到实时性要求，而且会带来因传输大量原始图象数据带来的带宽要求，因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换，量化后的处理环节，是图像压缩中必不可少的部分。研究熵编解码器的硬件实现，具有广阔的应用背景。本文以星载视频图像压缩的硬件实现项目为背景，对熵编码器和解码器的硬件实现进行探讨，给出了并行熵编码和解码器的实现方案。熵编解码器中的难点是huffman编解码器的实现。在设计并行huffman编码方案时通过改善Huffman编码器中变长码流向定长码流转换时的控制逻辑,避免了因数据处理不及时造成数据丢失的可能性，从而保证了编码的正确性。而在实现并行的huffman解码器时，解码算法充分利用了规则化码书带来的码字的单调性，及在特定长度码字集内码字变化的连续性，将并行解码由模式匹配转换为算术运算，提高了存储器的利用率、系统的解码效率和速度。在实现并行huffman编码的基础上，结合针对DC子带的预测编码，针对直流子带的游程编码，能够对图像压缩系统中经过DWT变换，量化，扫描后的数据进行正确的编码。同时，在并行huffman解码基础上的熵解码器也可以解码出正确的数据提供给解码系统的后续反量化模块，进一步处理。在本文介绍的设计方案中，按照自顶向下的设计方法，对星载图像压缩系统中的熵编解码器进行分析，进而进行逻辑功能分割及模块划分，然后分别实现各子模块，并最终完成整个系统。在设计过程中，用高级硬件描述语言verilogHDL进行RTL级描述。利用了Altera公司的QuartusII开发平台进行设计输入、编译、仿真，同时还采用modelsim仿真工具和symplicity的综合工具，验证了设计的正确性。通过系统波形仿真和下板验证熵编码器最高频率可以达到127M，在62.5M的情况下工作正常。而熵解码器也可正常工作在62.5M，吞吐量可达到2500Mbps，也能满足性能要求。仿真验证的结果表明：设计能够满足性能要求，并具有一定的使用价值。
上传时间： 2013-05-19
上传用户：吴之波123
超声理论与技术的快速发展，使超声设备不断更新，超声检查已成为预测和评价疾病及其治疗结果不可缺少的重要方法。超声诊断技术不仅具有安全、方便、无损、廉价等优点，其优越性还在于它选用诊断参数的多样性及其在工程上实现的灵活性。 全数字B超诊断仪基于嵌入式ARM9+FPGA硬件平台、LINUX嵌入式操作系统，是一种新型的、操作方便的、技术含量高的机型。它具有现有黑白B超的基本功能，能够对超声回波数据进行灵活的处理，从而使操作更加方便，图象质量进一步提高，并为远程医疗、图像存储、拷贝等打下基础，是一种很有发展前景、未来市场的主打产品。全数字B型超声诊断仪的基本技术特点是用数字硬件电路来实现数据量极其庞大的超声信息的实时处理，它的实现主要倚重于FPGA技术。现在FPGA已经成为多种数字信号处理（DSP）应用的强有力解决方案。硬件和软件设计者可以利用可编程逻辑开发各种DSP应用解决方案。可编程解决方案可以更好地适应快速变化的标准、协议和性能需求。 本论文首先阐述了医疗仪器发展现状和嵌入式计算机体系结构及发展状况，提出了课题研究内容和目标。然后从B超诊断原理及全数字B超诊断仪设计入手深入分析了B型超声诊断仪的系统的硬件体系机构。对系统的总体框架和ARM模块设计做了描述后，接着分析了超声信号进行数字化处理的各个子模块、可编程逻辑器件的结构特点、编程原理、设计流程以及ARM处理模块和FPGA模块的主要通讯接口。接着，本论文介绍了基于ARM9硬件平台的LINUX嵌入式操作系统的移植和设备驱动的开发，详细描述了B型超声诊断仪的软件环境的架构及其设备驱动的详细设计。最后对整个系统的功能和特点进行了总结和展望。
上传时间： 2013-05-28
上传用户：sssnaxie
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
纠错码技术是一种通过增加一定冗余信息来提高信息传输可靠性的有效方法。RS码是一种典型的纠错码，在线性分组码中，它具有最强的纠错能力，既能纠正随机错误，也能纠正突发错误，在深空通信、移动通信、磁盘阵列、光存储及数字视频广播(DVB)等系统中具有广泛的应用。 DVD是一种高容量的存储媒质。DVD技术的应用很广泛，在数字技术中占有重要地位。DVD系统中采用里德-所罗门乘积码(RS-PC：Reed-Solomon ProductCode)进行纠错，RS码译码器在伺服芯片中具有重要作用。 FPGA在开发阶段具有安全、方便、可随时修改设计等不可替代的优点，在电子系统中采用FPGA可以极大的提升硬件系统设计的灵活性，可靠性，同时提高硬件开发的速度和降低系统的成本。FPGA的固有优点使其得到越来越广泛的应用，FPGA设计技术也被越来越多的设计人员所掌握。 本文首先介绍了编码理论和常用的RS编译码算法，提出RS编码器实现方案，详细分析了译码器的ME算法和改进BM算法的实现，针对ME算法提出了一种流水线结构的纠删纠错RS译码器实现方案，在译码器复杂度和延时上作了折衷，降低了译码器的复杂度并提高了最高工作频率，利用有限域乘法器的特性对编译码电路进行优化。这些技术的采用大大的提高了RS编译码器的效率，节省了RS编译码器占用的资源。在Xilinx公司的Virtex-II系列FPGA上设计并成功实现了RS(208，192)编译码器。
上传时间： 2013-07-20
上传用户：xinshou123456
研制发射微小卫星，是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展，主要取决于微小卫星自身的一系列特点：重量轻，体积小，成本低，性能高，安全可靠，发射方便、快捷灵活等。在卫星通信系统中，由于传输信道的多径和各种噪声的影响，信号在接收端会引起差错，通过信道编码环节，可对这些不可避免的差错进行检测和纠正。 在微小卫星通信链路中，信道编码器的任务是差错控制。本文采用符合空间数据系统咨询委员会CCSDS标准的链接码进行信道编码，即内码为（2，1，6）的卷积码，外码为（255，223）的RS码，中间进行交织操作。其中，里德-索罗蒙码(简称RS码)是一种重要的非二进制BCH码，是分组码中纠错能力最强的纠错码，一次可以纠正多个突发错误，广泛地用于空间通信中。 本文针对南京航空航天大学自行研制的微小卫星通信分系统的技术要求，在用SystemView和C语言仿真的基础上，用硬件描述语言Verilog设计了RS（255，223）编码器和译码器，使用Modelsim软件进行了功能仿真，并通过Xilinx公司的软件ISE对设计进行综合、布局布线，最后生成可下载的比特流文件下载到Xilinx公司的型号为XC3S2000的FPGA芯片中，完成了电路的设计并实现了编码译码的功能，表明本文设计的信道编解码器的正确性和实用性，满足了微小卫星通信分系统的技术要求。
上传时间： 2013-08-01
上传用户：lili123
可靠通信要求消息从信源到信宿尽量无误传输，这就要求通信系统具有很好的纠错能力，如使用差错控制编码。自仙农定理提出以来，先后有许多纠错编码被相继提出，例如汉明码，BCH码和RS码等，而C。Berrou等人于1993年提出的Turbo码以其优异的纠错性能成为通信界的一个里程碑。 然而，Turbo码迭代译码复杂度大，导致其译码延时大，故而在工程中的应用受到一定限制，而并行Turbo译码可以很好地解决上述问题。本论文的主要工作是通过硬件实现一种基于帧分裂和归零处理的新型并行Turbo编译码算法。论文提出了一种基于多端口存储器的并行子交织器解决方法，很好地解决了并行访问存储器冲突的问题。 本论文在现场可编程门阵列(FPGA)平台上实现了一种基于帧分裂和篱笆图归零处理的并行Turbo编译码器。所实现的并行Turbo编译码器在时钟频率为33MHz，帧长为1024比特，并行子译码器数和最大迭代次数均为4时，可支持8.2Mbps的编译码数掘吞吐量，而译码时延小于124us。本文还使用EP2C35FPGA芯片设计了系统开发板。该开发板可提供高速以太网MAC／PHY和PCI接口，很好地满足了通信系统需求。系统测试结果表明，本文所实现的并行Turbo编译码器及其开发板运行正确、有效且可靠。 本论文主要分为五章，第一章为绪论，介绍Turbo码背景和硬件实现相关技术。第二章为基于帧分裂和归零的并行Turbo编码的设计与实现，分别介绍了编码器和译码器的RTL设计，还提出了一种基于多端口存储器的并行子交织器和解交织器设计。第三章讨论了使用NIOS处理器的SOC架构，使用SOC架构处理系统和基于NIOSII处理器和uC／0S一2操作系统的架构。第四章介绍了FPGA系统开发板设计与调试的一些工作。最后一章为本文总结及其展望。
上传时间： 2013-04-24
上传用户：ziyu_job1234
磁芯电感器的谐波失真分析 摘 要：简述了改进铁氧体软磁材料比损耗系数和磁滞常数ηB，从而降低总谐波失真THD的历史过程，分析了诸多因数对谐波测量的影响，提出了磁心性能的调控方向。 关键词：比损耗系数， 磁滞常数ηB ，直流偏置特性DC-Bias，总谐波失真THD Analysis on THD of the fer rite co res u se d i n i nductancShi Yan Nanjing Finemag Technology Co. Ltd., Nanjing 210033 Abstract: Histrory of decreasing THD by improving the ratio loss coefficient and hysteresis constant of soft magnetic ferrite is briefly narrated. The effect of many factors which affect the harmonic wave testing is analysed. The way of improving the performance of ferrite cores is put forward. Key words: ratio loss coefficient，hysteresis constant，DC-Bias，THD 近年来，变压器生产厂家和软磁铁氧体生产厂家，在电感器和变压器产品的总谐波失真指标控制上，进行了深入的探讨和广泛的合作，逐步弄清了一些似是而非的问题。从工艺技术上采取了不少有效措施，促进了质量问题的迅速解决。本文将就此热门话题作一些粗浅探讨。 一、 历史回顾 总谐波失真（Total harmonic distortion） ，简称THD，并不是什么新的概念，早在几十年前的载波通信技术中就已有严格要求<1>。1978年邮电部公布的标准YD/Z17－78“载波用铁氧体罐形磁心”中，规定了高μQ材料制作的无中心柱配对罐形磁心详细的测试电路和方法。如图一电路所示，利用LC组成的150KHz低通滤波器在高电平输入的情况下测量磁心产生的非线性失真。这种相对比较的实用方法，专用于无中心柱配对罐形磁心的谐波衰耗测试。 这种磁心主要用于载波电报、电话设备的遥测振荡器和线路放大器系统，其非线性失真有很严格的要求。 图中 ZD —— QF867 型阻容式载频振荡器，输出阻抗 150Ω， Ld47 —— 47KHz 低通滤波器，阻抗 150Ω，阻带衰耗大于61dB， Lg88 ——并联高低通滤波器，阻抗 150Ω，三次谐波衰耗大于61dB Ld88 ——并联高低通滤波器，阻抗 150Ω，三次谐波衰耗大于61dB FD —— 30～50KHz 放大器， 阻抗 150Ω， 增益不小于 43 dB，三次谐波衰耗b3(0)≥91 dB, DP —— Qp373 选频电平表，输入高阻抗， L ——被测无心罐形磁心及线圈， C ——聚苯乙烯薄膜电容器CMO-100V-707APF±0.5%,二只。 测量时，所配用线圈应用丝包铜电磁线SQJ9×0.12(JB661-75)在直径为16.1mm的线架上绕制 120 匝， （线架为一格） ， 其空心电感值为 318μH（误差1％） 被测磁心配对安装好后，先调节振荡器频率为 36.6～40KHz， 使输出电平值为+17.4 dB， 即选频表在 22′端子测得的主波电平 （P2）为+17.4 dB，然后在33′端子处测得输出的三次谐波电平（P3）， 则三次谐波衰耗值为：b3(+2)= P2+S+ P3 式中：S 为放大器增益dB 从以往的资料引证， 就可以发现谐波失真的测量是一项很精细的工作，其中测量系统的高、低通滤波器，信号源和放大器本身的三次谐波衰耗控制很严，阻抗必须匹配，薄膜电容器的非线性也有相应要求。滤波器的电感全由不带任何磁介质的大空心线圈绕成，以保证本身的“洁净” ，不至于造成对磁心分选的误判。 为了满足多路通信整机的小型化和稳定性要求， 必须生产低损耗高稳定磁心。上世纪 70 年代初，1409 所和四机部、邮电部各厂，从工艺上改变了推板空气窑烧结，出窑后经真空罐冷却的落后方式，改用真空炉，并控制烧结、冷却气氛。技术上采用共沉淀法攻关试制出了μQ乘积 60 万和 100 万的低损耗高稳定材料，在此基础上，还实现了高μ7000～10000材料的突破，从而大大缩短了与国外企业的技术差异。当时正处于通信技术由FDM（频率划分调制）向PCM（脉冲编码调制） 转换时期， 日本人明石雅夫发表了μQ乘积125 万为 0.8×10 ，100KHz）的超优铁氧体材料<3>，其磁滞系数降为优铁
上传时间： 2014-12-24
上传用户：7891
本书全面、系统地介绍了MCS－51系列单片机应用系统的各种实用接口技术及其配置。 内容包括：MCS－51系列单片机组成原理：应用系统扩展、开发与调试；键盘输入接口的设计及调试；打印机和显示器接口及设计实例；模拟输入通道接口技术；A/D、D/A、接口技术及在控制系统中的应用设计；V/F转换器接口技术、串行通讯接口技术以及其它与应用系统设计有关的实用技术等。 本书是为满足广大科技工作者从事单片机应用系统软件、硬件设计的需要而编写的，具有内容新颖、实用、全面的特色。所有的接口设计都包括详细的设计步骤、硬件线路图及故障分析，并附有测试程序清单。书中大部分接口软、硬件设计实例都是作者多年来从事单片机应用和开发工作的经验总结，实用性和工程性较强，尤其是对应用系统中必备的键盘、显示器、打印机、A/D、D/A通讯接口设计、模拟信号处理及开发系统应用举例甚多，目的是让将要开始和正在从事单片机应用开发的科研人员根据自己的实际需要来选择应用，一书在手即可基本完成单片机应用系统的开发工作。 本书主要面向从事单片机应用开发工作的广大工程技术人员，也可作为大专院校有关专业的教材或教学参考书。 第一章MCS－51系列单片机组成原理 1.1概述 1.1.1单片机主流产品系列 1.1.2单片机芯片技术的发展概况 1.1.3单片机的应用领域 1.2MCS－51单片机硬件结构 1.2.1MCS－51单片机硬件结构的特点 1.2.2MCS－51单片机的引脚描述及片外总线结构 1.2.3MCS－51片内总体结构 1.2.4MCS－51单片机中央处理器及其振荡器、时钟电路和CPU时序 1.2.5MCS－51单片机的复位状态及几种复位电路设计 1.2.6存储器、特殊功能寄存器及位地址空间 1.2.7输入/输出（I/O）口 1.3MCS－51单片机指令系统分析 1.3.1指令系统的寻址方式 1.3.2指令系统的使用要点 1.3.3指令系统分类总结 1.4串行接口与定时/计数器 1.4.1串行接口简介 1.4.2定时器/计数器的结构 1.4.3定时器/计数器的四种工作模式 1.4.4定时器/计数器对输入信号的要求 1.4.5定时器/计数器的编程和应用 1.5中断系统 1.5.1中断请求源 1.5.2中断控制 1.5.3中断的响应过程 1.5.4外部中断的响应时间 1.5.5外部中断方式的选择 第二章MCS－51单片机系统扩展 2.1概述 2.2程序存贮器的扩展 2.2.1外部程序存贮器的扩展原理及时序 2.2.2地址锁存器 2.2.3EPROM扩展电路 2.2.4EEPROM扩展电路 2.3外部数据存贮器的扩展 2.3.1外部数据存贮器的扩展方法及时序 2.3.2静态RAM扩展 2.3.3动态RAM扩展 2.4外部I/O口的扩展 2.4.1I/O口扩展概述 2.4.2I/O口地址译码技术 2.4.38255A可编程并行I/O扩展接口 2.4.48155/8156可编程并行I/O扩展接口 2.4.58243并行I/O扩展接口 2.4.6用TTL芯片扩展I/O接口 2.4.7用串行口扩展I/O接口 2.4.8中断系统扩展 第三章MCS－51单片机应用系统的开发 3.1单片机应用系统的设计 3.1.1设计前的准备工作 3.1.2应用系统的硬件设计 3.1.3应用系统的软件设计 3.1.4应用系统的抗干扰设计 3.2单片机应用系统的开发 3.2.1仿真系统的功能 3.2.2开发手段的选择 3.2.3应用系统的开发过程 3.3SICE—IV型单片机仿真器 3.3.1SICE－IV仿真器系统结构 3.3.2SICE－IV的仿真特性和软件功能 3.3.3SICE－IV与主机和终端的连接使用方法 3.4KHK－ICE－51单片机仿真开发系统 3.4.1KHK—ICE－51仿真器系统结构 3.4.2仿真器系统功能特点 3.4.3KHK－ICE－51仿真系统的安装及其使用 3.5单片机应用系统的调试 3.5.1应用系统联机前的静态调试 3.5.2外部数据存储器RAM的测试 3.5.3程序存储器的调试 3.5.4输出功能模块调试 3.5.5可编程I/O接口芯片的调试 3.5.6外部中断和定时器中断的调试 3.6用户程序的编辑、汇编、调试、固化及运行 3.6.1源程序的编辑 3.6.2源程序的汇编 3.6.3用户程序的调试 3.6.4用户程序的固化 3.6.5用户程序的运行 第四章键盘及其接口技术 4.1键盘输入应解决的问题 4.1.1键盘输入的特点 4.1.2按键的确认 4.1.3消除按键抖动的措施 4.2独立式按键接口设计 4.3矩阵式键盘接口设计 4.3.1矩阵键盘工作原理 4.3.2按键的识别方法 4.3.3键盘的编码 4.3.4键盘工作方式 4.3.5矩阵键盘接口实例及编程要点 4.3.6双功能及多功能键设计 4.3.7键盘处理中的特殊问题一重键和连击 4.48279键盘、显示器接口芯片及应用 4.4.18279的组成和基本工作原理 4.4.28279管脚、引线及功能说明 4.4.38279编程 4.4.48279键盘接口实例 4.5功能开关及拨码盘接口设计 第五章显示器接口设计 5.1LED显示器 5.1.1LED段显示器结构与原理 5.1.2LED显示器及显示方式 5.1.3LED显示器接口实例 5.1.4LED显示器驱动技术 5.2单片机应用系统中典型键盘、显示接口技术 5.2.1用8255和串行口扩展的键盘、显示器电路 5.2.2由锁存器组成的键盘、显示器接口电路 5.2.3由8155构成的键盘、显示器接口电路 5.2.4用8279组成的显示器实例 5.3液晶显示LCD 5.3.1LCD的基本结构及工作原理 5.3.2LCD的驱动方式 5.3.34位LCD静态驱动芯片ICM7211系列简介 5.3.4点阵式液晶显示控制器HD61830介绍 5.3.5点阵式液晶显示模块介绍 5.4荧光管显示 5.5LED大屏幕显示器 第六章打印机接口设计 6.1打印机简介 6.1.1打印机的基本知识 6.1.2打印机的电路构成 6.1.3打印机的接口信号 6.1.4打印机的打印命令 6.2TPμP－40A微打与单片机接口设计 6.2.1TPμP系列微型打印机简介 6.2.2TPμP－40A打印功能及接口信号 6.2.3TPμP－40A工作方式及打印命令 6.2.48031与TPμP－40A的接口 6.2.5打印编程实例 6.3XLF微型打印机与单片机接口设计 6.3.1XLF微打简介 6.3.2XLF微打接口信号及与8031接口设计 6.3.3XLF微打控制命令 6.3.4打印机编程 6.4标准宽行打印机与8031接口设计 6.4.1TH3070接口引脚信号及时序 6.4.2与8031的简单接口 6.4.3通过打印机适配器完成8031与打印机的接口 6.4.4对打印机的编程 第七章模拟输入通道接口技术 7.1传感器 7.1.1传感器的分类 7.1.2温度传感器 7.1.3光电传感器 7.1.4湿度传感器 7.1.5其他传感器 7.2模拟信号放大技术 7.2.1基本放大器电路 7.2.2集成运算放大器 7.2.3常用运算放大器及应用举例 7.2.4测量放大器 7.2.5程控增益放大器 7.2.6隔离放大器 7.3多通道模拟信号输入技术 7.3.1多路开关 7.3.2常用多路开关 7.3.3模拟多路开关 7.3.4常用模拟多路开关 7.3.5多路模拟开关应用举例 7.3.6多路开关的选用 7.4采样/保持电路设计 7.4.1采样/保持原理 7.4.2集成采样/保持器 7.4.3常用集成采样/保持器 7.4.4采样保持器的应用举例 7.5有源滤波器的设计 7.5.1滤波器分类 7.5.2有源滤波器的设计 7.5.3常用有源滤波器设计举例 7.5.4集成有源滤波器 第八章D/A转换器与MCS－51单片机的接口设计与实践 8.1D/A转换器的基本原理及主要技术指标 8.1.1D/A转换器的基本原理与分类 8.1.2D/A转换器的主要技术指标 8.2D/A转换器件选择指南 8.2.1集成D/A转换芯片介绍 8.2.2D/A转换器的选择要点及选择指南表 8.2.3D/A转换器接口设计的几点实用技术 8.38位D/A转换器DAC080/0831/0832与MCS－51单片机的接口设计 8.3.1DAC0830/0831/0832的应用特性与引脚功能 8.3.2DAC0830/0831/0832与8031单片机的接口设计 8.3.3DAC0830/0831/0832的调试说明 8.3.4DAC0830/0831/0832应用举例 8.48位D/A转换器AD558与MCS－51单片机的接口设计 8.4.1AD558的应用特性与引脚功能 8.4.2AD558与8031单片机的接口及调试说明 8.4.38位D/A转换器DAC0800系列与8031单片机的接口 8.510位D/A转换器AD7522与MCS－51的硬件接口设计 8.5.1AD7522的应用特性及引脚功能 8.5.2AD7522与8031单片机的接口设计 8.610位D/A转换器AD7520/7530/7533与MCS一51单片机的接口设计 8.6.1AD7520/7530/7533的应用特性与引脚功能 8.6.2AD7520系列与8031单片机的接口 8.6.3DAC1020/DAC1220/AD7521系列D/A转换器接口设计 8.712位D/A转换器DAC1208/1209/1210与MCS－51单片机的接口设计 8.7.1DAC1208/1209/1210的内部结构与引脚功能 8.7.2DAC1208/1209/1210与8031单片机的接口设计 8.7.312位D/A转换器DAC1230/1231/1232的应用设计说明 8.7.412位D/A转换器AD7542与8031单片机的接口设计 8.812位串行DAC－AD7543与MCS－51单片机的接口设计 8.8.1AD7543的应用特性与引脚功能 8.8.2AD7543与8031单片机的接口设计 8.914位D/A转换器AD75335与MCS－51单片机的接口设计 8.9.1AD8635的内部结构与引脚功能 8.9.2AD7535与8031单片机的接口设计 8.1016位D/A转换器AD1147/1148与MCS－51单片机的接口设计 8.10.1AD1147/AD1148的内部结构及引脚功能 8.10.2AD1147/AD1148与8031单片机的接口设计 8.10.3AD1147/AD1148接口电路的应用调试说明 8.10.416位D/A转换器AD1145与8031单片机的接口设计 第九章A/D转换器与MCS－51单片机的接口设计与实践 9.1A/D转换器的基本原理及主要技术指标 9.1.1A/D转换器的基本原理与分类 9.1.2A/D转换器的主要技术指标 9.2面对课题如何选择A/D转换器件 9.2.1常用A/D转换器简介 9.2.2A/D转换器的选择要点及应用设计的几点实用技术 9.38位D/A转换器ADC0801/0802/0803/0804/0805与MCS－51单片机的接口设计 9.3.1ADC0801～ADC0805芯片的引脚功能及应用特性 9.3.2ADC0801～ADC0805与8031单片机的接口设计 9.48路8位A/D转换器ADC0808/0809与MCS一51单片机的接口设计 9.4.1ADC0808/0809的内部结构及引脚功能 9.4.2ADC0808/0809与8031单片机的接口设计 9.4.3接口电路设计中的几点注意事项 9.4.416路8位A/D转换器ADC0816/0817与MCS－51单片机的接口设计 9.510位A/D转换器AD571与MCS－51单片机的接口设计 9.5.1AD571芯片的引脚功能及应用特性 9.5.2AD571与8031单片机的接口 9.5.38位A/D转换器AD570与8031单片机的硬件接口 9.612位A/D转换器ADC1210/1211与MCS－51单片机的接口设计 9.6.1ADC1210/1211的引脚功能与应用特性 9.6.2ADC1210/1211与8031单片机的硬件接口 9.6.3硬件接口电路的设计要点及几点说明 9.712位A/D转换器AD574A/1374/1674A与MCS－51单片机的接口设计 9.7.1AD574A的内部结构与引脚功能 9.7.2AD574A的应用特性及校准 9.7.3AD574A与8031单片机的硬件接口设计 9.7.4AD574A的应用调试说明 9.7.5AD674A/AD1674与8031单片机的接口设计 9.8高速12位A/D转换器AD578/AD678/AD1678与MCS—51单片机的接口设计 9.8.1AD578的应用特性与引脚功能 9.8.2AD578高速A/D转换器与8031单片机的接口设计 9.8.3AD578高速A/D转换器的应用调试说明 9.8.4AD678/AD1678采样A/D转换器与8031单片机的接口设计 9.914位A/D转换器AD679/1679与MCS－51单片机的接口设计 9.9.1AD679/AD1679的应用特性及引脚功能 9.9.2AD679/1679与8031单片机的接口设计 9.9.3AD679/1679的调试说明 9.1016位ADC－ADC1143与MCS－51单片机的接口设计 9.10.1ADC1143的应用特性及引脚功能 9.10.2ADC1143与8031单片机的接口设计 9.113位半积分A/D转换器5G14433与MCS－51单片机的接口设计 9.11.15G14433的内部结构及引脚功能 9.11.25G14433的外部电路连接与元件参数选择 9.11.35G14433与8031单片机的接口设计 9.11.45G14433的应用举例 9.124位半积分A/D转换器ICL7135与MCS—51单片机的接口设计 9.12.1ICL7135的内部结构及芯片引脚功能 9.12.2ICL7135的外部电路连接与元件参数选择 9.12.3ICL7135与8031单片机的硬件接口设计 9.124ICL7135的应用举例 9.1312位双积分A/D转换器ICL7109与MCS—51单片机的接口设计 9.13.1ICL7109的内部结构与芯片引脚功能 9.13.2ICL7109的外部电路连接与元件参数选择 9.13.3ICL7109与8031单片机的硬件接口设计 9.1416位积分型ADC一ICL7104与MCS－51单片机的接口设计 9.14.1ICL7104的主要应用特性及引脚功能 9.14.2ICL7104与8031单片机的接口设计 9.14.3其它积分型A/D转换器简介 第十章V/F转换器接口技术 10.1V/F转换的特点及应用环境 10.2V/F转换原理及用V/F转换器实现A/D转换的方法 10.2.1V/F转换原理 10.2.2用V/F转换器实现A/D转换的方法 10.3常用V/F转换器简介 10.3.1VFC32 10.3.2LMX31系列V/F转换器 10.3.3AD650 10.3.4AD651 10.4V/F转换应用系统中的通道结构 10.5LM331应用实例 10.5.1线路原理 10.5.2软件设计 10.6AD650应用实例 10.6.1AD650外围电路设计 10.6.2定时/计数器（8253—5简介） 10.6.3线路原理 10.6.4软件设计 第十一章串行通讯接口技术 11.1串行通讯基础 11.1.1异步通讯和同步通讯 11.1.2波特率和接收/发送时钟 11.1.3单工、半双工、全双工通讯方式 11.14信号的调制与解调 11.1.5通讯数据的差错检测和校正 11.1.6串行通讯接口电路UART、USRT和USART 11.2串行通讯总线标准及其接口 11.2.1串行通讯接口 11.2.2RS－232C接口 11.2.3RS－449、RS－422、RS－423及RS485 11.2.420mA电流环路串行接口 11.3MCS－51单片机串行接口 11.3.1串行口的结构 11.3.2串行接口的工作方式 11.3.3串行通讯中波特率设置 11.4MCS－51单片机串行接口通讯技术 11.4.1单片机双机通讯技术 11.4.2单片机多机通讯技术 11.5IBMPC系列机与单片机的通讯技术 11.5.1异步通讯适配器 11.5.2IBM－PC机与8031双机通讯技术 11.5.3IBM—PC机与8031多机通讯技术 11.6MCS－51单片机串行接口的扩展 11.6.1Intel8251A可编程通讯接口 11.6.2扩展多路串行口的硬件设计 11.6.3通讯软件设计 第十二章应用系统设计中的实用技术 12.1MCS－51单片机低功耗系统设计 12.1.1CHMOS型单片机80C31/80C51/87C51的组成与使用要点 12.1.2CHMOS型单片机的空闲、掉电工作方式 12.1.3CHMOS型单片机的I/O接口及应用系统实例 12.1.4HMOS型单片机的节电运行方式 12.2逻辑电平接口技术 12.2.1集电极开路门输出接口 12.2.2TTL、HTL、ECL、CMOS电平转换接口 12.3电压/电流转换 12.3.1电压/0～10mA转换 12.3.2电压1～5V/4～20mA转换 12.3.30～10mA/0～5V转换 12.344～20mA/0～5V转换 12.3.5集成V/I转换电路 12.4开关量输出接口技术 12.4.1输出接口隔离技术 12.4.2低压开关量信号输出技术 12.4.3继电器输出接口技术 12.4.4可控硅（晶闸管）输出接口技术 12.4.5固态继电器输出接口 12.4.6集成功率电子开关输出接口 12.5集成稳压电路 12.5.1电源隔离技术 12.5.2三端集成稳压器 12.5.3高精度电压基准 12.6量程自动转换技术 12.6.1自动转换量程的硬件电路 12.6.2自动转换量程的软件设计 附录AMCS－51单片机指令速查表 附录B常用EPROM固化电压参考表 参考文献
上传时间： 2013-10-15
上传用户：himbly
含原理图+电路图+程序的波形发生器:在工作中，我们常常会用到波形发生器，它是使用频度很高的电子仪器。现在的波形发生器都采用单片机来构成。单片机波形发生器是以单片机核心，配相应的外围电路和功能软件，能实现各种波形发生的应用系统，它由硬件部分和软件部分组成，硬件是系统的基础，软件则是在硬件的基础上，对其合理的调配和使用，从而完成波形发生的任务。 波形发生器的技术指标：（1） 波形类型：方型、正弦波、三角波、锯齿波；（2） 幅值电压：1V、2V、3V、4V、5V；（3） 频率值：10HZ、20HZ、50HZ、100HZ、200HZ、500HZ、1KHZ；（4） 输出极性：双极性操作设计1、 机器通电后，系统进行初始化，LED在面板上显示6个0，表示系统处于初始状态，等待用户输入设置命令，此时，无任何波形信号输出。2、 用户按下“F”、“V”、“W”，可以分别进入频率，幅值波形设置，使系统进入设置状态，相应的数码管显示“一”，此时，按其它键，无效；3、 在进入某一设置状态后，输入0~9等数字键，（数字键仅在设置状态时，有效）为欲输出的波形设置相应参数，LED将参数显示在面板上；4、 如果在设置中，要改变已设定的参数，可按下“CL”键，清除所有已设定参数，系统恢复初始状态，LED显示6个0，等待重新输入命令；5、 当必要的参数设定完毕后，所有参数显示于LED上，用户按下“EN”键，系统会将各波形参数传递到波形产生模块中，以便控制波形发生，实现不同频率，不同电压幅值，不同类型波形的输出；6、 用户按下“EN”键后，波形发生器开始输出满足参数的波形信号，面板上相应类型的运行指示灯闪烁，表示波形正在输出，LED显示波形类型编号，频率值、电压幅值等波形参数；7、 波形发生器在输出信号时，按下任意一个键，就停止波形信号输出，等待重新设置参数，设置过程如上所述，如果不改变参数，可按下“EN”键，继续输出原波形信号；8、 要停止波形发生器的使用，可按下复位按钮，将系统复位，然后关闭电源。硬件组成部分通过综合比较，决定选用获得广泛应用，性能价格高的常用芯片来构成硬件电路。单片机采用MCS-51系列的89C51（一块）,74LS244和74LS373（各一块）,反相驱动器 ULN2803A（一块）,运算放大器 LM324（一块） 波形发生器的硬件电路由单片机、键盘显示器接口电路、波形转换（D/ A）电路和电源线路等四部分构成。1.单片机电路功能：形成扫描码，键值识别，键功能处理，完成参数设置；形成显示段码,向LED显示接口电路输出；产生定时中断；形成波形的数字编码,并输出到D/A接口电路；如电路原理图所示： 89C51的P0口和P2口作为扩展I/O口，与8255、0832、74LS373相连接，可寻址片外的寄存器。单片机寻址外设，采用存储器映像方式，外部接口芯片与内部存储器统一编址，89Ｃ51提供16根地址线P0（分时复用）和P2，P2口提供高8位地址线，P0口提供低8位地址线。P0口同时还要负责与8255，0832的数据传递。P2.7是8255的片选信号，P2.6是0832（1）的片选，P2.5是0832（2）的片选，低电平有效，P0.0、P0.1经过74LS373锁存后，送到8255的A1、A2作，片内A口，B口，C口，控制口等寄存器的字选。89C51的P1口的低4位连接4只发光三极管，作为波形类型指示灯，表示正在输出的波形是什么类型。单片机89C51内部有两个定时器/计数器，在波形发生器中使用T0作为中断源。不同的频率值对应不同的定时初值，定时器的溢出信号作为中断请求。控制定时器中断的特殊功能寄存器设置如下：定时控制寄存器TCON＝（０００１００００）工作方式选择寄存器（TMOD）＝（００００００００）中断允许控制寄存器（IE）＝（１０００００１０）2、键盘显示器接口电路功能：驱动6位数码管动态显示； 提供响应界面； 扫面键盘； 提供输入按键。由并口芯片8255，锁存器74LS273，74LS244，反向驱动器ULN2803A，6位共阴极数码管（LED）和4×4行列式键盘组成。8255的C口作为键盘的I/O接口，C口的低4位输出到扫描码，高4位作为输入行状态，按键的分布如图所示。8255的A口作为LED段码输出口，与74LS244相连接，B口作为LED的位选信号输出口，与ULN2803A相连接。8255内部的4个寄存器地址分配如下：控制口:7FFFH , A口:7FFFCH , B口:7FFDH , C口:7FFEH 3、D/A电路功能：将波形样值的数字编码转换成模拟值；完成单极性向双极性的波形输出；构成由两片0832和一块LM324运放组成。0832（1）是参考电压提供者，单片机向0832（1）内的锁存器送数字编码，不同的编码会产生不同的输出值，在本发生器中，可输出1V、2V、3V、4V、5V等五个模拟值，这些值作为0832（2）的参考电压，使0832（2）输出波形信号时，其幅度是可调的。0832（2）用于产生各种波形信号，单片机在波形产生程序的控制下，生成波形样值编码，并送到0832（2）中的锁存器，经过D/A转换，得到波形的模拟样值点，假如N个点就构成波形的一个周期，那么0832（2）输出N个样值点后，样值点形成运动轨迹，就是波形信号的一个周期。重复输出N个点后，由此成第二个周期，第三个周期……。这样0832（2）就能连续的输出周期变化的波形信号。运放A1是直流放大器，运放A2是单极性电压放大器，运放A3是双极性驱动放大器，使波形信号能带得起负载。地址分配：0832（1）：DFFFH ，0832（2）：BFFFH4、电源电路：功能：为波形发生器提供直流能量；构成由变压器、整流硅堆，稳压块7805组成。220V的交流电，经过开关，保险管（1.5A/250V），到变压器降压，由220V降为10V，通过硅堆将交流电变成直流电，对于谐波，用4700μF的电解电容给予滤除。为保证直流电压稳定，使用7805进行稳压。最后，＋5V电源配送到各用电负载。
上传时间： 2013-11-08
上传用户：685
82C55A是高性能，工业标准，并行I/O的LSI外围芯片；提供24条I/O脚线。 在三种主要的操作方式下分组进行程序设计82C88A的几个特点：(1)与所有Intel系列微处理器兼容；(2)有较高的操作速度；(3)24条可编程I/O脚线；(4)底功耗的CHMOS；(5)与TTL兼容；(6)拥有控制字读回功能；（7）拥有直接置位/复位功能；（8）在所有I/O输出端口有2.5mA DC驱动能力；（9）适应性强。方式0操作称为简单I/O操作，是指端口的信号线可工作在电平敏感输入方式或锁存输出。所以，须将控制寄存器设计为：控制寄存器中:D7=1; D6 D5=00; D2=0。D7位为1代表一个有效的方式。通过对D4 D3 D1和D0的置位/复位来实现端口A及端口B是输入或输出。P56表2-1列出了操作方式0端口管脚功能。
上传时间： 2013-10-26
上传用户：brilliantchen
