随着技术的飞速发展，电力电子装置如变频设备、变流设备等容量日益扩大，数量日益增多。由于非线性器件的广泛使用，使得电网中的谐波污染日益严重，给电力系统和各类用电设备带来危害，轻则增加能耗，缩短设备使用寿命，重则造成用电事故，影响安全生产，电力谐波已经成为电力系统的公害。除了传统的滤波方法，例如，无源滤波、改变系统的拓补结构来抑制谐波外，人们已广泛应用有源滤波器(APF)来消除注入电网的谐波，而实现有源滤波策略的前提就是能够实时、精确地检测出谐波电流。谐波检测是谐波研究中的一个重要的分支，是解决其他相关谐波问题的基础，因此进行谐波检测的研究具有重要的理论意义和实用价值。设计一种精度高、实时性好且适用范围宽的谐波电流检测方法是国内外众多学者致力研究的目标。 本文主要从谐波检测理论和实现方法上探讨了高精度、高实时性谐波检测数字系统的相关问题。论文中阐述了电力系统谐波的相关概念和产生原理，并分析了电力谐波的特点，对国内外各种谐波检测方法进行了分析和研究。在检测理论上，本文采用FFT理论来计算谐波含量，研究了Radix-2 FFT在谐波检测中的应用，综述了可编程元器件的发展过程、工艺发展及目前的应用情况，并介绍了一种主流硬件描述语言VHDL。最后以FPGA芯片XC2S200为硬件平台，以ISE6.0为软件平台，利用VHDL语言描述的方式实现了512点16Bit的快速傅立叶变换系统，并进行了仿真、综合等工作。仿真结果表明其计算结果达到了一定的精度，运行速度可以满足一般实时信号处理的要求。
上传时间： 2013-06-02
上传用户：moshushi0009
多普勒计程仪是根据声波在水中的多普勒效应原理而制成的一种精密测速和计算航程的仪器，它是船用导航设备的重要组成之一。针对于多普勒计程仪的核心问题——频率估计，本文提出了一种基于FPGA实现的多普勒测频方案，它具有抗干扰能力强、运算速度快等特点。本论文主要是围绕系统的测频方案的设计与实现展开的。 本文主要研究工作包括：设计和调试基于FPGA的多普勒测频系统的硬件电路；通过对测频算法的研究，采用VHDL语言设计和实现系统的测频算法和其它接口控制程序，并通过软件仿真，测试设计的正确性。 测频系统的硬件电路设计是本论文工作的主要部分之一，也是基于FPGA的多普勒测频系统的核心部分。整个系统以FPGA作为主处理器，完成系统中所有的数字信号处理和外围接口控制，同时，基于FPGA丰富的片内可编程逻辑资源和外部I/O资源，系统还扩展了丰富的通信接口(UART、USB和以太网接口)和显示电路(LCD和LED)，使系统便于与PC机进行数据交换和控制。 系统的软件实现是本文工作的另一重要部分。本文通过对测频算法的研究，完成了基于VHDL实现的过零检测法和FFT算法，同时也实现了对接收机信号的自动增益控制、信号采集和与计算机的通信功能等。
上传时间： 2013-04-24
上传用户：121212121212
随着微电子技术和计算机技术的迅猛发展，尤其是现场可编程器件的出现，为满足实时处理系统的要求，诞生了一种新颖灵活的技术——可重构技术。它采用实时电路重构技术，在运行时根据需要，动态改变系统的电路结构，从而使系统既有硬件优化所能达到的高速度和高效率，又能像软件那样灵活可变，易于升级，从而形成可重构系统。可重构系统的关键在于电路结构可以动态改变，这就需要有合适的可编程逻辑器件作为系统的核心部件来实现这一功能。 论文利用可重构技术和“FD-ARM7TDMLCSOC”实验板的可编程资源实现了一个8位微程序控制的“实验CPU”，将“实验CPU”与实验板上的ARMCPU构成双内核CPU系统，并对双内核CPU系统的工作方式和体系结构进行了初步研究。 首先，文章研究了8位微程序控制CPU的开发实现。通过设计实验CPU的系统逻辑图，来确定该CPU的指令系统，并给出指令的执行流程以及指令编码。“实验CPU”采用的是微程序控制器的方式来进行控制，因此进行了微程序控制器的设计，即微指令编码的设计和微程序编码的设计。为利用可编程资源实现该“实验CPU”，需对“实验CPU”进行VHDL描述。 其次，文章进行了“实验CPU”综合下载与开发。文章中使用“Synplicity733”作为综合工具和“Fastchip3.0”作为开发工具。将“实验CPU”的VHDL描述进行综合以及下载，与实验箱上的ARMCPU构成双内核CPU，实现了基于可重构技术的双内核CPU的系统。根据实验板的具体环境，文章对双内核CPU系统存在的关键问题，如“实验CPU”的内存读写问题、微程序控制器的实现，以及“实验CPU'’框架等进行了改进，并通过在开发工具中添加控制模块和驱动程序来实现系统工作方式的控制。 最后，文章对双核CPU系统进行了功能分析。经分析，该系统中两个CPU内核均可正常运行指令、执行任务。利用实验板上的ARMCPU监视用“实验CPU”的工作情况，如模拟“实验CPU”的内存，实现机器码运行，通过串行口发送的指令来完成单步运行、连续运行、停止、“实验CPU"指令文件传送、“实验CPU"内存修改、内存察看等工作，所有结果可显示在超级终端上。该系统通过利用ARMCPU来监控可重构CPU，研究双核CPU之间的通信，尝试新的体系结构。
上传时间： 2013-04-24
上传用户：royzhangsz
现场可编程门阵列(FPGA)是一种现场可编程专用集成电路，它将门阵列的通用结构与现场可编程的特性结合于一体，如今，FPGA系列器件已成为最受欢迎的器件之一。随着FPGA器件的广泛应用，它在数字系统中的作用日益变得重要，它所要求的准确性也变得更高。因此，对FPGA器件的故障测试和故障诊断方法进行更全面的研究具有重要意义。随着FPGA器件的迅速发展，FPGA的密度和复杂程度也越来越高，使大量的故障难以使用传统方法进行测试，所以人们把视线转向了可测性设计(DFT)问题。可测性设计的提出为解决测试问题开辟了新的有效途径，而边界扫描测试方法是其中一个重要的技术。 本文对FPGA的故障模型及其测试技术和边界扫描测试的相关理论与方法进行了详细的探讨，给出了利用布尔矩阵理论建立的边界扫描测试过程的数学描述和数学模型。论文中首先讨论边界扫描测试中的测试优化问题，总结解决两类优化问题的现有算法，分别对它们的优缺点进行了对比，进而提出对两种现有算法的改进思想，并且比较了改进前后优化算法的性能。另外，本文还对FPGA连线资源中基于边界扫描测试技术的自适应完备诊断算法进行了深入研究。在研究过程中，本文基于自适应完备诊断的思想对原有自适应诊断算法的性能进行了分析，并将独立测试集和测试矩阵的概念引入原有自适应诊断算法中，使改进后的优化算法能够简化原算法的实现过程，并实现完备诊断的目标。最后利用测试仿真模型证明了优化算法能够更有效地实现完备诊断的目标，在紧凑性指标与测试复杂性方面比现在算法均有所改进，实现了算法的优化。
上传时间： 2013-06-30
上传用户：不挑食的老鼠
随着数字技术的高速发展，越来越多的针对数字视频压缩、传送、显示等的设备涌入市场。要从这些良莠不齐的产品中挑选出令人满意的商品，一套良好的数字视频测试设备就必不可少。然而，现阶段大多数数字视频信号源都存在不同的缺点，如测试图像种类太少、没有动态测试源、缺乏专用测试信号等。为有效克服这些缺陷，作者设计并开发了一套基于FPGA的数字视频信号发生器。整个系统包括硬件平台和图像格式转换软件两大部分。硬件平台本身即为独立的信号发生器，可以生成多种测试图像。配备了图像格式转换软件，就可以实现硬件平台从PC机接收各种静态测试图像、动态测试序列，不断更新测试图像库。整个系统具有良好的硬件体系结构、便捷的输入接口，稳定的信号输出，同时操作灵活、方便，易于升级更新。 在系统的开发过程中，使用了多种硬件、软件开发工具，如PROTEL DXP、ISE、MODEL SIM、MATLAB、C＃．NET等。由于软硬件调试均由同一人完成，因此整个系统具备良好的统一性和兼容性。 另外，作者还研究并设计了一种针对H.264编解码器压缩损伤的测试信号。评估一个编码器的性能可采用主观评价或客观评价两种方法。其中主观评价最为直接、有效。本文在依托主观评价方法的基础上，结合客观参数的指导性，研究并设计一种通过人眼就可以方便的观测到实际存在的压缩损伤的测试信号，以达到直接对编解码器性能进行比较的目的。
上传时间： 2013-07-19
上传用户：cxl274287265
随着各种非线性电力电子设备的大量应用，电网中的谐波污染日益严重。为了保证电力系统的安全经济运行，保证电气设备和用电人员的安全，治理电磁环境污染、维护绿色环境，研究实时、准确的电力谐波分析系统，对电网中的谐波进行实时检测、分析和监控，都具有重要的理论和工程实际意义。 目前实际应用的电力谐波分析系统大多是以单片机为核心组成。单片机运行速度慢，实时性较差，不能满足实际应用中对系统实时性越来越高的要求。另外，单片机的地址线和数据线位数较少，这使得由单片机构成的电力谐波分析系统外围电路庞大，系统的可靠性和可维护性上都大打折扣。 本文首先研究了电力谐波的产生，危害及国内外研究现状，对电力谐波检测中常用的各种算法进行分析和比较；然后介绍了FPGA芯片的特性和SOPC系统的特点，并分析比较了传统测量谐波装置和基于FPGA的新型谐波测量仪器的特性。综述了可编程元器件的发展过程、主要工艺发展及目前的应用情况。 然后，对整个谐波处理器系统的框架及结构进行描述，包括系统的功能结构分配，外围硬件电路的结构及软件设计流程。其后，针对系统外围硬件电路、FFTIP核设计和SOPC系统的组建，进行详细的分析与设计。系统采用NiosⅡ处理器核和FFT运算协处理器相结合的结构。FFT运算用专门的FFT运算协处理器核完成，使得系统克服的单片机系统实时性差和速度慢的缺点。FFTIP核采用现在ASIC领域的一种主流硬件描述语言VHDL进行编写，采用顺序的处理结构和IEEE浮点标准运算，具有系统简单、占用硬件资源少和高运算精度的优点。谐波分析仪系统组建采用SOPC系统。SOPC系统具有可对硬件剪裁和添加的特点，使得系统的更简单，应用面更广，专用性更强的优点。最后，给出了对系统中各模块进行仿真及系统生成的结果。
上传时间： 2013-04-24
上传用户：cy_ewhat
指纹识别作为生物特征识别的一种，在身份识别上有着其他手段不可比拟的优越性：人的指纹具有唯一性和稳定性；随着指纹传感器性能的提高和价格的降低．指纹的采集相对容易；指纹识别算法已经比较成熟
上传时间： 2013-07-28
上传用户：chongcongying
随着数字图像处理的应用领域不断扩大，实时处理技术成为研究的热点。VLSI技术的迅猛发展为数字图像实时处理技术提供了硬件基础。其中FPGA(现场可编程门阵列)的特点使其在图像采集和处理方面的应用显得更加经济、灵活、方便。 本文设计了一种以FPGA为工作核心，并实现了PCI接口的图像采集压缩系统。整个系统采用了自顶向下的设计方案，先把系统分成了三大块，即图像采集、PCI接口和图像压缩，然后分别设计各个大模块中的子模块。 首先，利用FPGA对专用视频转换器SAA7111A进行控制，因为SAA7111A是采用IC总线模块，从而完成了对SAA7111A的控制，并通过设计图像采集模块、读/写数据模块、总线管理模块等，实现把标准的模拟视频信号转换成数字视频信号并采集的功能。 其次，在了解PCI规范的前提下，深入地分析了PCI时序和地址配置空间等，设计了简化逻辑的状态机，并用VHDL硬件描述语言设计了程序，完成了简化逻辑的PCI接口设计在FPGA芯片内部的实现，达到了一33MHz、32位数据宽度、支持猝发传输的PCI从设备模块的接口功能，与传统的使用PCI专用接口芯片来实现的PCI接口比较来看，更加节约了系统的逻辑资源，降低了成本，增加了设计的灵活性。 再次，设计了WINDOWS下对PCI接口的驱动程序。驱动程序可以选择不同的方法来完成，当然每个方法都有自己的特点，对几种主要设计驱动程序的方法作以比较之后，本文选择了使用DRIVER WORKS工具来完成。通过对配置空间的设计、系统端口和内存映射的设计、中断服务的设计等，用VC++语言编写了驱动程序。 最后，考虑到增加系统的实用性和完备性，还填加设计了图像的压缩部分。这部分需要完成的工作是在上述系统完成后，再额外地把采集来的视频数据通过另一路数据通道按照一定的格式压缩后存储到硬盘中。本系统中，这部分设计是利用Altera公司提供的IP核来完成压缩的，同时还用VHDL语言在FPGA上设计了IDE硬盘接口，使压缩后的数据存储到硬盘中。
上传时间： 2013-06-01
上传用户：程婴sky
在船舶交管系统中，雷达信息处理是最重要的组成部分。视频回波处理中的杂波处理要求实时性很高，大约要在一个距离单元的时间(0.05-0.1us)内完成。杂波处理如恒虚警处理本身比较复杂，这类处理过程又要求快速，图像显示系统要求及时的把接收到的雷达方位数据从极坐标转换成直角坐标。在软件上实现这些算法虽然精度可以达到，但是实时性问题不能满足。因此这类问题多采用高速专用数字设备来实现。FPGA在数字信号处理领域有非常广阔的应用前景，以其优良的性能在数字信号处理中发挥了重大的作用。CORDIC算法可以在硬件上以很高的精度实现一些函数和运算。针对以上几点，本文提出了利用CORDIC算法，基于FPGA来实现雷达信号处理和图像显示的算法研究，用硬件来实现正弦、余弦、正切、乘法、除法、指数和对数等基本函数和运算，把他们设计成为可重用的IP core，这样可以满足实时性和精度的问题。从而在将来的算法研究中方便的调用，这样在算法研究中可以节约大量的时间，在一定程度上降低研究的难度。 围绕雷达信号处理和图像显示，本次课题设计主要做了如下工作： 1．对CORDIC算法进行分析和研究，以及它在雷达信号处理和图像显示中的影响。 2．成功用硬件描述语言在Xilinx公司软件ISE的环境下编写代码，在Synplify和Modelsim上做了综合和仿真。 3．对实验结果进行精度和速度分析。 4．对雷达信号处理和图像显示的相关算法进行分析和研究。 5．从实例分析IP core的特点，对算法研究的影响和IP core在雷达信号处理和图像显示中的应用。 最终在实践环节，成功利用CORDIC算法，在FPGA上实现可重用的IP core，这些IP core能够以很高的精度实现一些基本函数和运算，在雷达信号处理与图像显示中起到很大的作用。
上传时间： 2013-07-16
上传用户：steele
FPGA作为近年来集成电路发展中最快的分支之一，有关它的研究和应用得到了迅速的发展。传统的FPGA采用静态配置的方法，所以在它的应用生命周期中，它的功能就不能够再改变，除非重新配置。动态重配置系统在系统工作的过程中改变FPGA的结构，包括全局重配置和局部重配置。其中的局部动态重配置系统有着ASIC以及静态配置FPGA无法比拟的优势。而随着支持局部位流配置以及动态配置的商用FPGA的推出，使对局部动态重配置系统和应用的研究有了最基本的硬件支撑条件。而Internet作为无比强大的网络已经渗入到各种应用领域之中。 本文首先提出了一个完整的基于Internet的FPGA局部动态可重配置系统的方案。然后针对方案的各个组成部分，分别进行了描述。首先是介绍了FPGA的基本概况，包括它的发展历史、结构、应用领域、发展趋势等。然后介绍了对一个包含局部动态重配置模块的FPGA系统的设计过程，包括重配置模块的定义、设计的流程、局部位流的产生等。接下来对．FPGA的配置方法以及配置解决方案进行描述，包括几种可选择的配置模式，其中有一些适用于静态配置，另外一些可以用于动态局部配置，．以及作为一个系统的配置解决方案。最后系统要求从Internet服务器上下载重配置模块的位流并且完成对FPGA的配置，根据这个要求，我们设计了相应的嵌入式解决方案，包括如何设计一个基于VxWorks的嵌入式应用软件实现FTP功能，并说明如何通过JTAGG或者ICAP接口由嵌入式CPU完成对FPGA的局部配置。
上传时间： 2013-04-24
上传用户：william345
