通过对嵌入式操作系统的安全性和ARINC653框架标准的研究,设计了一套构建方案,实现了可扩展的配置工具,引入了可预测性的安全检验机制,从而有效地通过ARINC653框架标准的安全性和可配置性设计,实现安全的嵌入式操作系统。
标签： 嵌入式操作系统
上传时间： 2013-10-19
上传用户：wivai
曙光天阔I840r-H服务器是曙光公司最新推出的一款支持英特尔最新四路多核处理器的企业级服务器，创新的全独立总线可彻底释放多至4颗64位Intel XeonMP多核处理器(包括Intel最新推出的Dunnington CPU)的强劲性能，最高达256GBFB-DIMM内存和具备可选集成高性能RAID的8块热插拔2.5寸SAS磁盘或5块热插拔3.5寸SAS磁盘，提供强大的功能以运行关键任务，满足资源密集型应用的需要。先进的管理和存储技术,具有更好的可扩充性和高可用性。作为曙光天阔系列服务器中的高端产品，I840r-H多核服务器是高端企业级用户的最佳选择，非常适用于金融、证券、交通、邮政、电信、能源等对服务器性能、可扩展性及可靠性要求苛刻的行业数据中心和远程的企业环境。
上传时间： 2013-12-10
上传用户：zhangxin
针对当前Android手机用户通过手机访问网络的需求日益增加的情况，提出了增强基于Android手机网络通信的安全性的目标，研究并采用在Android 系统上实现拦截和过滤骚扰电话及短信的关键技术，继而给出一种实现Android 系统过滤电话和短信黑白名单的防骚扰的方法。通过测试Android系统手机的实时短信以及来电，达到拦截白名单以外所有电话以及短信，或者拦截黑名单内所有的电话以及短信的效果，从而验证Android通信安防系统的方法性和可实现性。
上传时间： 2013-11-16
上传用户：sjb555
利用甚低频电波传播的可预测性,对其信号场强进行预测,实现通信效果的精确预报,可提高对潜通信效能.论述了应用MapX技术和波导模式理论开发甚低频通信信号场强预测系统的基本思路、功能设计和实现方法.实际应用表明,该系统预测结果与实测数据相吻合,具有很高的工程应用价值.
上传时间： 2013-10-31
上传用户：dapangxie
PE管道热熔对接焊的工艺参数随管道尺度和环境条件的不同而不同,同时还受人为因素的影响,对焊接机自动化程度要求很高。介绍了基于ARM嵌入式热熔焊接机智能控制器的硬件和软件的设计方案。此方案符合焊接各个阶段工艺参数指标,并具有操作纠错及错误信息管理功能,最大程度地消除了人为因素的影响,提高焊接质量,并具备焊接数据的可追溯性,便于管理人员对焊接工程的管理。
上传时间： 2014-12-31
上传用户：515414293
中央处理器（Central Processing Unit）的缩写，即CPU，CPU是电脑中的核心配件，只有火柴盒那么大，几十张纸那么厚，但它却是一台计算机的运算核心和控制核心。电脑中所有操作都由CPU负责读取指令，对指令译码并执行指令的核心部件。 中央处理器（Central Processing Unit，CPU），是电子计算机的主要设备之一。其功能主要是解释计算机指令以及处理计算机软件中的数据。所谓的计算机的可编程性主要是指对CPU的编程。 CPU CPU是计算机中的核心配件，只有火柴盒那么大，几十张纸那么厚，但它却是一台计算机的运算核心和控制核心。计算机中所有操作都由CPU负责读取指令，对指令译码并执行指令的核心部件。 CPU、内部存储器和输入/输出设备是电子计算机的三大核心部件。
标签： 处理器
上传时间： 2013-10-24
上传用户：kang1923
规范产品的 PCB 工艺设计，规定PCB 工艺设计的相关参数，使得PCB 的设计满足可生产性、可测试性、安规、EMC、EMI 等的技术规范要求，在产品设计过程中构建产品的工艺、技术、质量、成本优势。
上传时间： 2013-11-19
上传用户：R50974
通过对LCD1602/LCD12864显示模块控制时序和指令集的对比分析，利用Verilog HDL描述语言完成了多功能LCD显示控制模块的IP核设计．所设计的LCD显示控制器具有很好的可移植性，只需通过端口的使能参数配置便可以驱动LCD1602/LCD12864模块实现字符或图形的实时显示，并且该多功能LCD控制器的可行性也在Cyclone II系列的EP2C5T144C8 FPGA芯片上得到了很好的验证．
上传时间： 2015-01-01
上传用户：wwwwwen5
Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具备在系统可编程性、可靠的引脚锁定以及JTAG 边界扫描测试功能。此强大的功能组合允许设计人员在进行重大更改时，仍能保留原始的器件引脚，从而避免重组 PC 板。通过利用嵌入式控制器从板载 RAM 或 EPROM 对这些CPLD 和 FPGA 编程，设计人员可轻松升级、修改和测试设计，即使在现场也是如此。
上传时间： 2013-11-03
上传用户：dongbaobao
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。 关键词：Verilog HDL；硬件描述语言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
上传时间： 2013-11-10
上传用户：hz07104032
