随着微电子技术的高速发展，实时图像处理在多媒体、图像通信等领域有着越来越广泛的应用。FPGA就是硬件处理实时图像数据的理想选择，基于FPGA的图像处理专用芯片的研究将成为信息产业的新热点。 本文以FPGA为平台，使用VHDL硬件描述语言设计并实现了中值滤波、顺序滤波、数学形态学、卷积运算和高斯滤波等图像处理算法。在设计过程中，通过改进算法和优化结构，在合理地利用硬件资源的条件下，有效地挖掘出算法内在的并行性，采用流水线结构优化算法，提高了顶层滤波模块的处理速度。在中值滤波器的硬件设计中，本文提出了一种快速中值滤波算法，该算法大大节省了硬件资源，处理速度也很快。在数学形态学算法的硬件实现中，本文提出的最大值滤波和最小值滤波算法大大减少了硬件资源的占用率，适应了流水线设计的要求，提高了图像处理速度。 整个设计及各个模块都在Altera公司的开发环境QuartusⅡ以及第三方仿真软件Modelsim上进行了逻辑综合以及仿真。综合和仿真的结果表明，使用FPGA硬件处理图像数据不仅能够获得很好的处理效果，达到较高的工作频率，处理速度也远远高于软件法处理图像，可满足实时图像处理的要求。 本课题为图像处理专用FPGA芯片的设计做了有益的探索性尝试，对今后完成以FPGA图像处理芯片为核心的实时图像处理系统的设计有着积极的意义。
上传时间： 2013-06-08
上传用户：shuiyuehen1987
基于ADE7878芯片的谐波电能表的设计与校表流程:本文主要介绍了ADI公司最新推出的三相高精度多功能电能计量芯片ADE7878，以及其在谐波计量中的应用，重点阐述了ADE7878的功能特点，典型电路
上传时间： 2013-07-29
上传用户：钓鳌牧马
伴随高速DSP技术的广泛应用，实时快速可靠地进行数字信号处理成为用户追求的目标。同时，由于可编程器件在速度和集成度方面的飞速提高，使得利用硬件实现数字信号实时快速可靠处理有了新的途径。 FIR滤波器是数字信号处理中常用部件，它的最大优点在于：设计任何幅频特性时，可以具有严格的线性相位，这一点对数字信号的实时处理非常关键。 FPGA是常用的可编程器件，它所具有的查找表结构非常适用于实现实时快速可靠的FIR滤波器，在加上VHDL语言灵活的描述方法以及与硬件无关的特点，使得使用VHDL语言基于FPGA芯片实现FIR滤波器成为研究的方向。 本文对基于FPGA的FIR数字滤波器实现进行了研究，并设计了一个16阶的FIR低通滤波器。所做的主要工作为： 1.以FIR数字滤波器的基本理论为依据，使用分布式算法作为滤波器的硬件实现算法，并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点，采用多块查找表的方式减小硬件规模。 2.在设计中采用了自顶向下的层次化、模块化的设计思想，将整个滤波器划分为多个模块，利用VHDL语言的描述方法进行了各个功能模块的设计，最终完成了FIR数字滤波器的系统设计。 3.采用FLEX10K系列器件实现一个16阶的FIR低通滤波器的设计实例，用MAX+PLUSII软件进行了仿真，并用MATLAB对仿真结果进行了分析，证明所设计的FIR数字滤波器功能正确。 仿真结果表明，本论文所设计的FIR滤波器硬件规模较小，采样率达到了17.73MHz。同时只要将查找表进行相应的改动，就能分别实现低通、高通、带通FIR滤波器，体现了设计的灵活性。
上传时间： 2013-04-24
上传用户：zdluffy
全数字调制解调技术具有多速率、多制式、智能性等特点，这极大的提高了通信系统的灵活性和通用性，符合未来通信技术发展的方向。 本文从如下几个方面对全数字调制解调器进行了深入系统研究：1，在介绍全数字调制解调器的发展现状和研究QPSK通信调制解调方式的基础上，依据软件定性仿真分析了QPSK正交调制解调系统，设计出了满足系统要求的实现电路框图并选定了芯片；2，在完成了基于FPGA芯片实现QPSK调制解调的算法方案设计基础上，利用VHDL语言完成了芯片程序的设计，并对其进行了调试和功能仿真；3，利用设计出的调制解调器与选定的AD、DA、正交调制解调芯片，完成了QPSK通信系统的硬件电路的设计并完成了调制电路的研制；4，完成电路的信息速率大于300Kbps，产生的中频信号中心频率70MHz，带宽500KHz，满足系统设计要求，由于时间关系解调电路仍在调试中。 本文基于FPGA实现的QPSK数字调制解调器具有体积小、集成度高和软件可升级等优点，这为设计高集成和高灵活性的通信系统提供了技术基础。
上传时间： 2013-07-08
上传用户：xinshou123456
本文对G.729语音编码算法的基本原理和实现系统开发方面进行了深入研究。针对G.729语音编码算法在实际应用中存在的一些问题，在大量分析和实验的基础上，提出了新的改进算法。G.729语音编码算法硬件实现方面，国内外现在主要以DSP为实现平台，这是由于DSP以其卓越的运算能力为数字语音信号处理领域的研究及开发提供了有力的工具。但G.729语音编码算法具有计算复杂和数据存储量大的固有缺陷，随着通信量的不断增加和服务的扩展，对G.729语音编码实时性的要求也越来越高。随着微电子制造工艺的发展，越来越多的语音编码平台采用DSP与FPGA或MCU相互结合的系统，通过进行软硬件协同设计提高编码效率。
上传时间： 2013-06-30
上传用户：ccclll
频率合成技术广泛应用于通信、航空航天、仪器仪表等领域。目前，常用的频率合成技术有直接式频率合成，锁相频率合成和直接数字频率合成(DDS)。本次设计是利用FPGA完成一个DDS系统并利用该系统实现模拟信号的数字化调频。 DDS是把一系列数字量形式的信号通过D/A转换形成模拟量形式的信号的合成技术。主要是利用高速存储器作查寻表，然后通过高速D/A转换器产生已经用数字形式存入的正弦波(或其他任意波形)。一个典型的DDS系统应包括：相位累加器，可在时钟的控制下完成相位的累加；相位码—幅度码转换电路，一般由ROM实现；DA转换电路，将数字形式的幅度码转换成模拟信号。DDS系统可以很方便地获得频率分辨率很精细且相位连续的信号，也可以通过改变相位字改变信号的相位，因此也广泛用于数字调频和调相。本次数字化调频的基本思想是利用AD转换电路将模拟信号转换成数字信号，同时用该数字信号与一个固定的频率字累加，形成一个受模拟信号幅度控制的频率字，从而获得一个频率受模拟信号的幅度控制的正弦波，即实现了调频。该DDS数字化调频方案的硬件系统是以FPGA为核心实现的。使用Altera公司的ACEX1K系列FPGA，整个系统由VHDL语言编程，开发软件为MAX+PLUSⅡ。经过实际测试，该系统在频率较低时与理论值完全符合，但在高频时，受器件速度的限制，波形有较大的失真。
上传时间： 2013-06-14
上传用户：ljt101007
随着移动终端、多媒体、Internet网络、通信，图像扫描技术的发展，以及人们对图象分辨率，质量要求的不断提高，用软件压缩难以达到实时性要求，而且会带来因传输大量原始图象数据带来的带宽要求，因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换，量化后的处理环节，是图像压缩中必不可少的部分。研究熵编解码器的硬件实现，具有广阔的应用背景。本文以星载视频图像压缩的硬件实现项目为背景，对熵编码器和解码器的硬件实现进行探讨，给出了并行熵编码和解码器的实现方案。熵编解码器中的难点是huffman编解码器的实现。在设计并行huffman编码方案时通过改善Huffman编码器中变长码流向定长码流转换时的控制逻辑,避免了因数据处理不及时造成数据丢失的可能性，从而保证了编码的正确性。而在实现并行的huffman解码器时，解码算法充分利用了规则化码书带来的码字的单调性，及在特定长度码字集内码字变化的连续性，将并行解码由模式匹配转换为算术运算，提高了存储器的利用率、系统的解码效率和速度。在实现并行huffman编码的基础上，结合针对DC子带的预测编码，针对直流子带的游程编码，能够对图像压缩系统中经过DWT变换，量化，扫描后的数据进行正确的编码。同时，在并行huffman解码基础上的熵解码器也可以解码出正确的数据提供给解码系统的后续反量化模块，进一步处理。在本文介绍的设计方案中，按照自顶向下的设计方法，对星载图像压缩系统中的熵编解码器进行分析，进而进行逻辑功能分割及模块划分，然后分别实现各子模块，并最终完成整个系统。在设计过程中，用高级硬件描述语言verilogHDL进行RTL级描述。利用了Altera公司的QuartusII开发平台进行设计输入、编译、仿真，同时还采用modelsim仿真工具和symplicity的综合工具，验证了设计的正确性。通过系统波形仿真和下板验证熵编码器最高频率可以达到127M，在62.5M的情况下工作正常。而熵解码器也可正常工作在62.5M，吞吐量可达到2500Mbps，也能满足性能要求。仿真验证的结果表明：设计能够满足性能要求，并具有一定的使用价值。
上传时间： 2013-05-19
上传用户：吴之波123
数字滤波作为数字信号处理技术的重要组成部分，广泛应用于诸如信号分离、恢复、整形等多种场合中，本文讨论的FIR滤波器因其具有严格的线性相位特性而得到广泛的应用。在工程实践中，往往要求信号处理具有实时性和灵活性,但目前常用的一些软件或硬件实现方法则难以同时达到两方面的要求。 可编程逻辑器件是一种用户根据需要而自行构造逻辑功能的数字集成电路。本课题研究FIR的FPGA解决方案体现电子系统的微型化和单片化，主要完成的工作如下: (1)以FIR滤波器的基本理论为依据，研究适应工程实际的数字滤波器的设计方法： (2)对分布式算法进行了较为深入的研究。在阐述算法原理的基础上，分析了利用FPGA特有的查找表结构完成这一运算的方法，从而解决了常系数乘法运算硬件实现的问题； (3)以—FIR低通滤波器为例说明FIR数字滤波器的具体实现方法，采用层次化、模块化、参数化的设计思想，完成对整个FIR滤波器的功能模块的划分，以及各个功能模块的具体设计； (4)设计参数可调的FIR低通滤波器的硬件电路：以EPFlK50TCl44-l为核心，包括A/D转换电路、D/A转换电路以及在系统配置电路等。以话音作为输入信号，进行了实际滤波效果的测试。 实验系统的测试结果表明，和传统的数字滤波器相比较具有更好的实时性、准确性、灵活性和实用性。
上传时间： 2013-07-13
上传用户：皇族传媒
Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似内燃机引擎废气反复利用的机理进行迭代译码以反复利用有效信息流，从而获得卓越的纠错能力。计算机仿真表明，Turbo码不但在加性高斯噪声信道下性能优越，而且具有很强的抗衰落、抗干扰能力，当交织长度足够长时，其纠错性能接近香农极限。 FPGA(FieldProgrammableGateArray)，即现场可编程门阵列，是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。FPGA技术具有大规模、高集成度、高可靠性、设计周期短、投资小、灵活性强等优点，逐步成为复杂数字硬件电路设计的理想选择。 本论文以东南大学移动通信实验室B3G课题组提出的“支持多天线的广义多载波无线传输技术”(MIMO-GMC)为背景，分析了Turbo译码算法，并针对MIMO-GMC系统的迭代接收机中所采用的外信息保留和联合检测译码迭代的特点，完成了采用滑动窗Log-MAP算法的软输入、软输出的Turbo译码器的设计。整个译码器模块的设计采用Verilog语言描述，并在VirtexⅡPro系列FPGA芯片上实现。
上传时间： 2013-04-24
上传用户：shanml
随着电子技术的不断发展，各种智能核仪器逐步走向自动化、智能化、数字化和便携式的方向发展。针对传统的多道脉冲幅度分析器体积大，人机交互不友好，不方便现场分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脉冲幅度分析器的陆续出现填补了这一缺点。 随着电子技术的发展，以ARM为核的处理器技术的应用领域不断扩大，相比较单片机而言，它的主频高、运算速度快，可以满足多道脉冲幅度分析器的苛刻的时间上的要求。而且ARM处理器功耗小，适合于功耗要求比较苛刻的地方，这些方面的特点正好满足了便携式多道脉冲幅度分析器野外勘察的要求。同时，由于以ARM为核的处理器具有丰富的外设资源，这样就简化了外设电路及芯片的使用，降低了功耗并增强了产品的信赖性。另外，ARM芯片可以方便的移植操作系统，为多道脉冲幅度分析器多任务的管理和并行的处理，甚至硬实时功能的实现提供了前提。而且在ARM平台使用嵌入式linux操作系统使多道脉冲幅度分析器的软件易于升级。 智能化和小型化是多道脉冲幅度分析器的发展趋势。智能化要求系统的自动化程度高、操作简便、容错性好。智能化除了需要控制软件外，还需要软件命令的执行者即硬件控制电路来实现相应的控制逻辑，两者的结合才能真正的实现智能化。小型化要求系统的体积小、功耗小、便于携带；小型化除了要求采用微功耗的器件，还要求电路板的尺寸尽量的小且所用元件尽量的少，但小型化的同时必须保持系统的智能化，即不能减少智能化所要求的复杂的逻辑和时序的控制功能。为此采用高集成度的ARM芯片实现控制电路能满意地同时满足智能化和小型化的要求。在研制的多道脉冲幅度分析器中，几乎所有的控制都可以用控制芯片来实现，如阈值设定、自动稳谱以及多道数据采集，在节省了元件的数目和电路板的尺寸的同时仍能保持系统的智能化程度。 Linux内核精简而高效，可修改性强，支持多种体系结构的处理器等，使得它是一个非常适合于嵌入式开发和应用的操作系统。嵌入式Linux可以运行的硬件平台十分广泛，从x86、MIPS、POWERPC到ARM，以及其他许多硬件体系结构。目前在世界范围内，ARM体系结构的SOC逐渐占领32位嵌入式微处理器市场，ARM处理器及技术的应用几乎已经深入到各个领域，例如：工业控制，无线通讯，网络，消费类电子，成像等。 本课题采用三星公司生产的ARM(Advanced RISC Machines，先进精简指令集机器)芯片S3C2410A设计并研制了一种便携式的核数据采集系统设计方案。利用ARM芯片丰富的外设资源对传统的多道脉冲幅度分析器进行改进和简化。系统由前端探测器系统，以及由线性脉冲放大器、甄别电路、控制电路、采样保持电路组成的前置电路，中央处理器模块，显示模块，用户交互模块，存储模块，网络传输模块等多个模块组成。本设计基于ARM9芯片S3C2410，并在此平台上移植了嵌入式linux操作系统来进行任务的调度和处理等。 电路板核心板部分设计采用6层PCB板结构，这样增加了系统可靠性，提高了电磁兼容的稳定性。数据采集系统是多道脉冲幅度分析器的核心，A/D转换直接使用了S3C2410内置的ADC(Analog to Digital Converter,模数转换器)，在2.5 MHz的转换时钟下最大转换速度500 KSPS(Kilo-Samples per second,千采样点每秒)，满足了系统最低转换时间≤5 μs的要求，并且控制简单，简化了外部接口电路。由于SD(Secure Digital Card，安全数码卡)卡存储容量大、携带方便、成本低等优点，所以设计中采用其作为外部的数据存储设备,其驱动部分采用SD卡软件包，为开发带来了方便。本设计采用640*480的6.4寸LCD(Liquid Crystal Display，液晶显示)屏作为人机交互的显示部分，并且通过Qt/Embedded为系统提供图形用户界面的应用框架和窗口系统。其中包括了波形显示部分和用户菜单设置部分，这样方便了用户操作。系统的数据存取方面是基于SQLite嵌入式小型数据库而进行的。为了方便数据向上位机的传输，系统设计中采用XML(Extensible Markup Language，可扩展标记语言)格式来组织传输的数据，通过基于TCP/IP(Transmission Control Protocol/Internet Protocol)协议的Linux下Socket套接字编程，来进行与上位机或PC(Personal Computer,个人计算机或桌面机)等的连接和数据传输。
上传时间： 2013-04-24
上传用户：tzl1975
