虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

可制造性设计检查表

  • GPIB接口总线控制芯片的研究与设计

    GPIB为PC机与可编程仪器之间的连接系统定义了电气、机械、功能和软件特性。在自动测试领域中,GPIB通用接口是测试仪器常用的接口方式,具有一定的优势。通过GPIB组建自动测试系统方便且费用低廉。而GPIB控制芯片是自动测试系统中的关键芯片。目前,此类芯片只有国外少数公司生产,不仅价格昂贵,而且购买不便。因此,GPIB接口芯片的国产化、自主化对我国的自动测试产业具有重大的意义。本文通过对IEEE-488协议的理解与裁减,定义了一款包含具有讲者,听者,控者三个功能的GPIB接口控制规范。采用标准数字IC设计流程,对协议状态机化简后,进行了RTL级的Verilog编码设计,基于FPGA进行了原型验证。根据需要,对芯片的内部进行了时钟门控处理来降低功耗。采用芯片引脚复用和JTAG测试原理,对芯片内部增加了测试电路,方便了内部状态的测试,实现了可测试性设计。该芯片的工作时钟频率为8MHz,通过Synopsys的工具DC对源代码进行了综合;使用PT对设计进行了静态时序分析;采用Cadence公司的Silicon Ensemble对综合后的网表进行了版图设计,对芯片内部的电源网络和时钟树做了特殊处理,在国外的某5V0.5/m标准数字单元库下进行了mapping,芯片规模10万门左右,裸片面积为1.5mm×1.7mm。

    标签: gpib 接口 总线控制芯片

    上传时间: 2022-06-25

    上传用户:zhaiyawei

  • 可编程序设计范例大全

    可编程序设计范例大全

    标签: 可编程序 范例

    上传时间: 2013-04-15

    上传用户:eeworm

  • 可编程逻辑设计快速入门手册 英

    可编程逻辑设计快速入门手册 英

    标签: 可编程 逻辑设计 快速入门

    上传时间: 2013-04-15

    上传用户:eeworm

  • GB-T4677.10-1984 印制板可焊性测试方法

    GB-T4677.10-1984 印制板可焊性测试方法

    标签: 4677.10 GB-T 1984 印制板

    上传时间: 2013-04-15

    上传用户:eeworm

  • 可编程序设计范例大全-421页-10.9M.rar

    专辑类----可编程逻辑器件相关专辑 可编程序设计范例大全-421页-10.9M.rar

    标签: 10.9 421 可编程序

    上传时间: 2013-07-19

    上传用户:Shaikh

  • 可编程逻辑设计快速入门手册-218页-5.1M-英.pdf

    专辑类-可编程逻辑器件相关专辑-96册-1.77G 可编程逻辑设计快速入门手册-218页-5.1M-英.pdf

    标签: 218 5.1 可编程

    上传时间: 2013-07-04

    上传用户:acwme

  • 可编程序设计范例大全-421页-10.9M.pdf

    专辑类-可编程逻辑器件相关专辑-96册-1.77G 可编程序设计范例大全-421页-10.9M.pdf

    标签: 10.9 421 可编程序

    上传时间: 2013-07-08

    上传用户:jjj0202

  • JTAG边界扫描在FPGA中的应用及电路设计

    边界扫描技术是一种应用于数字集成电路器件的标准化可测试性设计方法,它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试。本文基于IEEE 1149.1标准剖析了JTAG边界扫描测试的精髓,分析了其组成,功能与时序控制等关键技术。 应用在FPGA芯片中的边界扫描电路侧重于电路板级测试,兼顾芯片功能测试,同时提供JTAG下载方式。针对在FPGA芯片中的应用特点,设计了一种边界扫描电路,应用于自行设计的FPGA结构之中。除了基本的测试功能外,加入了对FPGA芯片进行配置、回读以及用户自定义测试等功能。 通过仿真验证,所设计的边界扫描电路可实现FPGA芯片的测试、配置和回读等功能,并符合IEEE 11491.1边界扫描标准的规定,达到设计要求。

    标签: JTAG FPGA 边界扫描 中的应用

    上传时间: 2013-04-24

    上传用户:372825274

  • 基于FPGA的边界扫描控制器的设计

    随着印制电路板功能的日益增强,结构日趋复杂,系统中各个功能单元之间的连线间距越来越细密,基于探针的电路系统测试方法已经很难满足现在的测试需要。边界扫描测试(BST)技术通过将边界扫描寄存器单元安插在集成电路内部的每个引脚上,相当于设置了施加激励和观测响应的内建虚拟探头,通过该技术可以大大的提高数字系统的可观测性和可控性,降低测试难度。针对这种测试需求,本文给出了基于FPGA的边界扫描控制器设计方法。    完整的边界扫描测试系统主要由测试控制部分和目标器件构成,其中测试控制部分由测试图形、数据的生成与分析及边界扫描控制器两部分构成。而边界扫描控制器是整个系统的核心,它主要实现JTAG协议的自动转换,产生符合IEEE标准的边界扫描测试总线信号,而边界扫描测试系统工作性能主要取决与边界扫描控制器的工作效率。因此,设计一个能够快速、准确的完成JTAG协议转换,并且具有通用性的边界扫描控制器是本文的主要研究工作。    本文首先从边界扫描技术的基本原理入手,分析边界扫描测试的物理基础、边界扫描的测试指令及与可测性设计相关的标准,提出了边界扫描控制器的总体设计方案。其次,采用模块化设计思想、VHDL语言描述来完成要实现的边界扫描控制器的硬件设计。然后,利用自顶向下的验证方法,在对控制器内功能模块进行基于Testbench验证的基础上,利用嵌入式系统的设计思想,将所设计的边界扫描控制器集成到SOPC中,构成了基于SOPC的边界扫描测试系统。并且对SOPC系统进行软硬件协同仿真,实现对边界扫描控制器的功能验证后将其应用到实际的测试电路当中。最后,在基于SignalTapⅡ硬件调试的基础上,软硬件结合对整个系统可行性进行了测试。从测试结果看,达到了预期的设计目标,该边界扫描控制器的设计方案是正确可行的。    本文设计的边界扫描控制器具有自主知识产权,可以与其他处理器结合构成完整的边界扫描测试系统,并且为SOPC系统提供了一个很有实用价值的组件,具有很明显的现实意义。

    标签: FPGA 边界扫描 控制器

    上传时间: 2013-07-20

    上传用户:hewenzhi

  • Verilog HDL高级数字设计

    ·作者:[美]Michael D.Ciletti出版社:电子工业出版社 内容简介:本书通过大量完整的实例讲解了使用VerilogHDL进行超大规模集成电路设计的结构化建模方法、关键步骤和设计验证方法等实用内容。全书共分11章,涵盖了建模、结构平衡、功能验证、故障模拟和逻辑合成等关键问题,还有合成后设计确认、定时分析及可测性设计等内容。

    标签: Verilog nbsp HDL 数字设计

    上传时间: 2013-06-19

    上传用户:PresidentHuang