虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

可<b>配置</b>性

  • 用java实现的动态菜单。可手动配置

    用java实现的动态菜单。可手动配置,十分方便

    标签: java 动态菜单 手动

    上传时间: 2016-01-12

    上传用户:ls530720646

  • 使用LabVIEW FPGA模块和可重新配置I_O设备开发测量与控制应用

    使用LabVIEW FPGA模块和可重新配置I_O设备开发测量与控制应用

    标签: LabVIEW FPGA I_O 模块

    上传时间: 2013-12-09

    上传用户:busterman

  • 可自由配置的通用计数器

    可自由配置的通用计数器,我设计的时候一直在用

    标签: 通用计数器

    上传时间: 2016-03-17

    上传用户:liglechongchong

  • 万能查询主要代码, 可按配置无限选择查询条件,自动生成SQL语句.

    万能查询主要代码, 可按配置无限选择查询条件,自动生成SQL语句.

    标签: SQL 查询 代码 自动生成

    上传时间: 2016-10-02

    上传用户:ggwz258

  • Mega406是Atmel推出的可完全配置的单芯片智能型电池解决方案。面向便携式应用产品

    Mega406是Atmel推出的可完全配置的单芯片智能型电池解决方案。面向便携式应用产品,最高耐压为25伏的微控制器,集智能型电池所需的各种管理功能于一身。

    标签: Atmel Mega 406 单芯片

    上传时间: 2013-12-19

    上传用户:asdkin

  • 樣板 B 樹 ( B - tree ) 規則 : (1) 每個節點內元素個數在 [MIN,2*MIN] 之間, 但根節點元素個數為 [1,2*MIN] (2) 節點內元素由小排到大, 元素不

    樣板 B 樹 ( B - tree ) 規則 : (1) 每個節點內元素個數在 [MIN,2*MIN] 之間, 但根節點元素個數為 [1,2*MIN] (2) 節點內元素由小排到大, 元素不重複 (3) 每個節點內的指標個數為元素個數加一 (4) 第 i 個指標所指向的子節點內的所有元素值皆小於父節點的第 i 個元素 (5) B 樹內的所有末端節點深度一樣

    标签: MIN 元素 tree

    上传时间: 2017-05-14

    上传用户:日光微澜

  • 欧几里德算法:辗转求余  原理: gcd(a,b)=gcd(b,a mod b)  当b为0时,两数的最大公约数即为a  getchar()会接受前一个scanf的回车符

    欧几里德算法:辗转求余  原理: gcd(a,b)=gcd(b,a mod b)  当b为0时,两数的最大公约数即为a  getchar()会接受前一个scanf的回车符

    标签: gcd getchar scanf mod

    上传时间: 2014-01-10

    上传用户:2467478207

  • 数据结构课程设计 数据结构B+树 B+ tree Library

    数据结构课程设计 数据结构B+树 B+ tree Library

    标签: Library tree 数据结构

    上传时间: 2013-12-31

    上传用户:semi1981

  • (1) 、用下述两条具体规则和规则形式实现.设大写字母表示魔王语言的词汇 小写字母表示人的语言词汇 希腊字母表示可以用大写字母或小写字母代换的变量.魔王语言可含人的词汇. (2) 、B→tAdA A

    (1) 、用下述两条具体规则和规则形式实现.设大写字母表示魔王语言的词汇 小写字母表示人的语言词汇 希腊字母表示可以用大写字母或小写字母代换的变量.魔王语言可含人的词汇. (2) 、B→tAdA A→sae (3) 、将魔王语言B(ehnxgz)B解释成人的语言.每个字母对应下列的语言.

    标签: 字母 tAdA 语言 词汇

    上传时间: 2013-12-30

    上传用户:ayfeixiao

  • 可重构FPGA通讯纠错进化电路及其实现

    ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.

    标签: FPGA 可重构 通讯 纠错

    上传时间: 2013-07-01

    上传用户:myworkpost