虫虫首页|资源下载|资源专辑|精品软件
登录|注册

可<b>编程</b>逻辑器件

  • DirectX9.0 3D游戏编程

    DirectX9.0 3D游戏编程

    标签: DirectX 9.0 3D游戏 编程

    上传时间: 2014-01-12

    上传用户:koulian

  • 该文介绍了可编程的模拟器件的应用。对于设计模拟可编程器件有一定参考价值。

    该文介绍了可编程的模拟器件的应用。对于设计模拟可编程器件有一定参考价值。

    标签: 可编程 价值 模拟器件 模拟

    上传时间: 2016-01-19

    上传用户:kjl

  • 线性及逻辑器件选择指南

    绪论 3线性及逻辑器件新产品优先性计算领域4PCI Express®多路复用技术USB、局域网、视频多路复用技术I2C I/O扩展及LED驱动器RS-232串行接口静电放电(ESD)保护服务器/存储10GTL/GTL+至LVTTL转换PCI Express信号开关多路复用I2C及SMBus接口RS-232接口静电放电保护消费医疗16电源管理信号调节I2C总线输入/输出扩展电平转换静电放电保护 手持设备22电平转换音频信号路由I2C基带输入/输出扩展可配置小逻辑器件静电放电保护键区控制娱乐灯光显示USB接口工业自动化31接口——RS-232、USB、RS-485/422继电器及电机控制保持及控制:I2C I/O扩展信号调节便携式工业(掌上电脑/扫描仪) 36多路复用USB外设卡接口接口—RS-232、USB、RS-485/422I2C控制静电放电保护 对于任意外部接口连接器的端口来说,静电放电的冲击一直是对器件可靠性的威胁。许多低电压核心芯片或系统级的特定用途集成电路(ASIC)提供了器件级的人体模型(HBM)静电放电保护,但无法应付系统级的静电放电。一个卓越的静电放电解决方案应该是一个节省空间且经济高效的解决方案,可保护系统的相互连接免受外部静电放电的冲击。

    标签: 线性 逻辑器件 选择指南

    上传时间: 2013-10-17

    上传用户:mikesering

  • 采用EEPROM工艺设计通用阵列逻辑器件

    采用EEPROM 工艺设计通用阵列逻辑器件 ——遇到的问题与解决方案 深圳市国微电子股份有限公司 裴国旭 电可擦除只读存储器(EEPROM)工艺可广泛运用于各种消费产品中,像微控制器、 无线电话、数字信号处理器、无线通讯设备以及诸如专用芯片设计等诸多应用设备中。0.18μmEEPROM 智能模块平台可广泛应用于快速增长的IC 卡市场,如手机SIM 卡、借记卡、信用卡、身份证、智能卡、USB 钥匙以及其他需要安全认证或需时常更新和编写资料的应用设备中。

    标签: EEPROM 工艺设计 阵列 逻辑器件

    上传时间: 2013-11-09

    上传用户:baba

  • 一种基于高速逻辑器件(触发器

    一种基于高速逻辑器件(触发器,计数器和门电路等)控制的,可与各种单片机系统友好连接的高速A/D转换采集系统。

    标签: 高速逻辑 器件 触发器

    上传时间: 2013-12-23

    上传用户:tyler

  • FPGA布线算法的研究

    现场可编程门阵列(FPGA)是一种可实现多层次逻辑器件。基于SRAM的FPGA结构由逻辑单元阵列来实现所需要的逻辑函数。FPGA中,互连线资源是预先定制的,这些资源是由各种长度的可分割金属线,缓冲器和.MOS管实现的,所以相对于ASIC中互连线所占用的面积更大。为了节省芯片面积,一般都采用单个MOS晶体管来连接逻辑资源。MOS晶体管的导通电阻可以达到千欧量级,可分割金属线段的电阻相对于MOS管来说是可以忽略的,然而它和地之间的电容达到了0.1pf[1]。为了评估FPGA的性能,用HSPICE仿真模型虽可以获得非常精确的结果,但是基于此模型需要花费太多的时间。这在基于时序驱动的工艺映射和布局布线以及静态时序分析中都是不可行的。于是,非常迫切地需要一种快速而精确的模型。 FPGA中连接盒、开关盒都是由MOS管组成的。FPGA中的时延很大部分取决于互连,而MOS传输晶体管在互连中又占了很大的比重。所以对于MOS管的建模对FPGA时延估算有很大的影响意义。对于MOS管,Muhammad[15]采用导通电阻来代替MOS管,然后用。Elmore[3]时延和Rubinstein[4]时延模型估算互连时延。Elmore时延用电路的一阶矩来近似信号到达最大值50%时的时延,而Rubinstein也是通过计算电路的一阶矩估算时延的上下边界来估算电路的时延,然而他们都是用来计算RC互连时延。传输管是非线性器件,所以没有一个固定的电阻,这就造成了Elmore时延和Rubinstein时延模型的过于近似的估算,对整体评估FPGA的性能带来负面因素。 本论文提出快速而精确的现场可编程门阵列FPGA中的互连资源MOS传输管时延模型。首先从阶跃信号推导出适合50%时延的等效电阻模型,然后在斜坡输入的时候,给出斜坡输入时的时延模型,并且给出等效电容的计算方法。结果验证了我们精确的时延模型在时间上的开销少的性能。 在岛型FPGA中,单个传输管能够被用来作为互连线和互连线之间的连接,或者互连线和管脚之间的连接,如VPR把互连线和管脚作为布线资源,管脚只能单独作为输入或者输出管脚,以致于它们不是一个线网的起点就是线网的终点。而这恰恰忽略了管脚实际在物理上可以作为互连线来使用的情况(VPR认为dogleg现象本身对性能提高不多)。本论文通过对dogleg现象进行了探索,并验证了在使用SUBSET开关盒的情况下,dogleg能提高FPGA的布通率。

    标签: FPGA 布线 法的研究

    上传时间: 2013-07-24

    上传用户:yezhihao

  • 基于CycloneII系列FPGA的数字化弧焊逆变电源的设计

    摘要:本设计充分利用ALTERA公司的CycloneII系列FPGA的特性,构建了逆变弧焊电源的数字化控制系统。本设计在FPGA中实现数字化的PI和数字化的PWM控制。数字化控制实现了焊接过程信息实时提取处理,而且对输出电流有很好的控制。关键词:数字化;现场可编程门阵列逻辑器件;脉宽调制;逆变

    标签: CycloneII FPGA 数字化 弧焊

    上传时间: 2013-11-25

    上传用户:穿着衣服的大卫

  • ~{JGR 8vQ IzWwR5SC5D2V?bD#DbO5M3~} ~{3v?b~} ~{Hk?b~} ~{2iQ/5H9&D~} ~{?IRTWw@)3d~} ~{TZ~}JDK1.4.2~{OB

    ~{JGR 8vQ IzWwR5SC5D2V?bD#DbO5M3~} ~{3v?b~} ~{Hk?b~} ~{2iQ/5H9&D\~} ~{?IRTWw@)3d~} ~{TZ~}JDK1.4.2~{OBM(9}~}

    标签: IzWwR IRTWw JGR 8vQ

    上传时间: 2015-02-21

    上传用户:ommshaggar

  • AHDL逻辑器件的使用

    AHDL逻辑器件的使用

    标签: AHDL 逻辑器件

    上传时间: 2013-12-18

    上传用户:ainimao

  • 8583芯片编程应用写入器件地址写8574端口

    8583芯片编程应用写入器件地址写8574端口,写入器件地址读8574端口。

    标签: 8583 8574 芯片 编程应用

    上传时间: 2015-03-15

    上传用户:wfl_yy