MPEG-4是目前非常流行的视频压缩标准,基于MPEG-4的视频处理系统有两种体系结构:可编程结构和专用结构.可编程结构灵活,适用范围广,易于升级,但电路复杂,电路功耗大.专用视频编解码器结构硬件开销小,处理速度高.该文主要研究专用的MPEG-4视频编解码芯片设计方法.目前市场上MPEG-4视频编解码芯片主要是Simple Profile级别的,而我们设计的芯片要实现Advanced Simple Profile级别.该文采用了一种基于大规模FPGA的软硬件相结的芯片设计方案,我们设计了基于FPGA的MPEG-4芯片设计开发平台,完成算法的硬件仿真与测试.论文围绕基于FPGA的MPEG-4芯片开发系统设计,分为两个部分.第一部分介绍了目前国内外实现MPEG-4视频处理系统的主要方法和应用,概述了国际上MPEG-4视频编解码芯片设计的一般方法及其发展趋势,详细描述了我们的基于FPGA的MPEG-4编解码芯片开发系统的结构.第二部分重点讲述了基于FPGA的MPEG-4芯片开发系统各个电路模块的设计,包括电源模块、FPGA配置模块、时钟生成模块、视频输入/输出模块、RS232串口模块、以太网接口模块、USB接口模块等.同时也介绍了I
上传时间： 2013-06-15
上传用户：it男一枚
大规模可编程逻辑器件CPLD和FPGA是当今应用最广泛的两类可编程专用集成电路(ASIC),电子设计工程师用它可以在办公室或实验室里设计出所需的专用集成电路,从而大大缩短了产品上市时间,降低了开发成本.此外,可编程逻辑器件还具有静态可重复编程和动态系统重构的特性,使得硬件的功能可以象软件一样通过编程来修改,这样就极大地提高了电子系统设计的灵活性和通用性.该设计完成了在一片可编程逻辑器件上开发简易计算机的设计任务,将单片机与单片机外围电路集成化,能够输入指令、执行指令、输出结果,具有在电子系统中应用的普遍意义,另外,也可以用于计算机组成原理的教学试验.该文第一章简要介绍了可编程ASIC和EDA技术的历史、现状、未来并对本课题作了简要陈述.第二章在芯片设计的两种输入法即原理图输入法和HDL输入法之间做出比较,决定选用HDL输入法.第三章描述了具体的设计过程和设计手段,首先将简易计算机划分为运算器、CPU控制器、存储器、键盘接口和显示接口以及系统控制器,然后再往下分为下层子模块.输入法的语言使用的是Verilog HDL,鉴于篇幅所限,源代码部分不在论文之中.第四章对设计的综合与实现做了总结,给出了时序仿真波形图.该文针对FPGA和RISC这两大课题,对RISC在FPGA上的实现进行了初浅的探索与尝试.从计算机体系结构入手,剖析了精简指令集计算机的原理,通过该设计的实践对ASIC和EDA的设计潜力有了更进一步的领悟.
上传时间： 2013-05-21
上传用户：hewenzhi
ISO和ITU-T制定的一系列视频编码国际标准的推出，开创了视频通信和存储应用的新纪元。从H.261视频编码建议，到H.262/3、MPEG-1/2/4等都有一个共同的不断追求的目标，即在尽可能低的码率(或存储容量)下获得尽可能好的图像质量。 本课题的研究建立在目前主流的压缩算法的基础上，综合出各种标准中实现途径的共性和优势，将算法的主体移植于FPGA(FieldProgrammableGateArray)平台上。凭借该种类嵌入式系统配置灵活、资源丰富的特点，建立一个可重构的内核处理模块。进一步的完善算法(运算速度、精度)和外围系统后，就可作为专用视频压缩编码器进行门级电路设计的原型，构建一个片上可编程的独立系统。 编码器设计有良好的应用前景，通过使用离散余弦变换和熵编码，对运动图像从空间上进行压缩编码，使得编码后的数据流适合于传输、通信、存储和编辑等方面的要求。同时，系统的设计将解码的工作量大幅度降低，功能模块在作适当的改动后可为解码器的参考设计使用。 研究所涉及的各功能模块都进行了系统性的仿真和综合，满足工程样机的前期研发需要。
上传时间： 2013-04-24
上传用户：xiangwuy
近年来，随着计算机、微电子、通信及网络技术、信息技术的发展、数字化产品的普及，嵌入式系统渗透到了各个领域，已经成为计算机领域的一个重要组成部分，成为新兴的研究热点，嵌入式软件也在整个软件产业中占据了重要地位。一个好的调试工具对软件产品质量和开发周期的促进作用是不言而喻的，使得嵌入式调试工具成为了人们关注的重点。目前使用集成开发环境配合JTAG调试器进行开发是目前采用最多的一种嵌入式软件开发调试方式。国内在JTAG调试器开发领域中相对落后，普遍采用的是国外的工具产品。因此开发功能强大的嵌入式调试系统具有重要的实际意义。 当前嵌入式系统中尤其流行和值得关注的是ARM系列的嵌入式处理器。为此本课题的目标就是设计并实现一个应用于ARM平台的JTAG调试系统。GDB是一个源码开放的功能强大的调试器，可以调试各种程序，包括 C、C++、JAvA、PASCAL、FORAN和一些其它的语言，还包括GNU所支持的所有微处理器的汇编语言。此外GDB同目标板交换信息的能力相当强，胜过绝大多数的商业调试内核，因此使用GDB不仅能够保证强大的调试功能，同时可以降低调试系统的开发成本。为此本课题在对边界扫描协议、ARM7TDMI片上仿真器Embedded-ICE和GDB远程调试协议RSP做了深入研究的基础上，实现了GDB调试器对嵌入式JTAG调试的支持。此外设计中还把可重够计算技术引入到硬件JTAG协议转换器的开发设计中，使调试器硬件资源可复用、易于升级，并大大提高了数据的传输速度。从而实现了一个低成本的、高效的、支持源代码级调试的JTAG调试系统。
上传时间： 2013-08-04
上传用户：huangld
本文完成了一种高速高性能数字脉冲压缩处理器的设计和FPGA实现，包括系统架构设计、方案论证及仿真、算法实现、结果的测试等。 绪论部分首先阐明了本课题研究的背景和意义，概述了雷达数字脉冲压缩系统的主要研究内容，关键技术及其发展趋势，然后介绍了数字脉冲压缩系统设计与实现的要求，最后给出了本文的主要研究内容。 第二章叙述了线性调频信号脉冲压缩的基本原理，对系统设计的实现方法进行了实时性方面的论证，并基于MATLAB做了仿真分析。 第三章从数字系统结构化设计方面将本系统划分为三个部分：输入部分、脉压计算部分、输出部分，并在流程图中对各部分所要实现的功能做了介绍。 第四章首先总结了数字脉冲压缩的实现途径；提出了基于自定制浮点数据格式和分时复用蝶型结构的数字脉冲压缩系统设计思想，对其关键技术进行了深入的研究。 第五章对输入输出模块的功能做了详细的描述，设计了具体的结构和电路。 第六章针对系统的测试验证，提出面向SOC的模块验证和系统软硬协同验证的验证策略。通过Link for Modelsim工具，实现MATAB与Modelsim之间对VHDL代码的联合仿真测试，通过在线逻辑分析工具ChipScope，完成系统的片上测试，并分析系统的性能，证明系统的可实用性。满足设计的要求。 本文研制的数字脉冲压缩处理器具有动态范围大、处理精度高、处理能力强、体积小、重量轻、实时性好的优点，为设计高性能的现代雷达信号处理系统提供了可靠的保证。
上传时间： 2013-07-01
上传用户：lingduhanya
1992年5月，JoeMitola首次明确提出了软件无线电的概念。软件无线电将模块化、标准化的硬件单元连接构成硬件平台，通过软件加载实现各种无线通信功能。端到端重配置技术是在软件无线电的基础上发展起来的，该技术使通信系统不仅具有重配置的能力，还能提供一体化的重配置管理架构，实现联合无线资源管理和网络规划。端到端重配置技术已经成为软件无线电的发展趋势。 宽带无线接入(BWA，BroadbandWirelessAccess)是当前通信界研究的热点之一，而WiMax和WiFi是BWA中最热门的两个技术，所以本文选择了IEEE802.16-2004与IEEE802.11a，设计了基于其物理层标准的可重配置OFDM基带系统。它们均采用正交频分复用技术(OFDM，OrthogonalFrequencyDivisionMultiplexing)。 本文研究了IEEE802.16-2004与IEEE802.11a物理层标准，结合Altera公司提供的FPGA开发工具QuartusⅡ、Mentor公司仿真工具ModelsimSE6.0，完成了基于IEEE802.16-2004及IEEE802.11a的可重配置OFDM基带系统的FPGA设计。该设计中，对FPGA进行重新配置，实现了802.16-2004与802.11a两种技术的完全重配置；通过选择不同的参数来调用不同子模块，实现802.16-2004与802.11a内部不同调制技术的局部重配置。该可重配置基带系统核心的FFT/IFFT。模块采用基4按频率抽取及Cordic算法，消除乘法运算，有利于FPGA实现；在802.16-2004系统中，选取了基于前导序列的符号同步算法，在FPGA中实现。最后使用开发软件、综合软件以及仿真软件分析了系统的性能并给出了系统的性能指标。
上传时间： 2013-05-19
上传用户：branblackson
实用单片机系统是基于MCU8051硬件平台下开发的一款操作平台，它不是一个操作系统，而是一个操作平台，主要借鉴了操作系统、手机的一些概念，比如消息机制、系统时钟、软件定时器、平台等概念。 实用单片机系统的核心理念是：在一个标准化的硬件基础上（如8051，avr，arm等）扩展一个标准化的软件平台，把常规项目常用的一些功能如串口通讯、串口调试、系统定时器、软件定时器、按键界面处理等通过消息机制组织起来，形成一个完整的系统。当一个特定的项目需要增加或者删除一项具体的功能时，只需要在平台上增加或者去掉相应的功能即可，这样项目不需要每次重新构思架构，也不需要从零开始，并且原有的系统通过各个项目沉淀后，更加稳定可靠，这就是平台的概念，它不是各个子函数的集合。 相对于现在的很多人把RTOS操作系统应用于MCU来说，往往只为了实现任务的调度转换而不考虑功能的实用、易用性，此外因其较高的资源占用性导致其不适合在MCU类低资源的嵌入式平台应用，MS系统相对于这些RTOS来说，首先还是保留了编程者的常规前后台思维，但又加了一些RTOS的优点，如软件定时器实现的时间片任务系统，类似RTOS的任务，其次为编程者实现了整个程序的框架和一些常用的函数及接口功能如按键、串口、时钟等，让编程者把精力放在跟项目相关的地方，甚至不需要关心所用MCU的寄存器配置，再次就是代码非常简单，容易学习，尤其是建议大家采用SourceInsight查看程序，远比keil编辑器的功能强，它是C语言下最好的编辑器。而MS3.21版本，建议大家直接在Keil的软件仿真器下运行学习。 MS资料可以从以下网址下载：http://www.study-bbs.com/thread-46471-1-1.html读者有什么疑问也可以在这个版面提问，作者将尽力解释。目前MS3.21版本增加了一个GUI操作框架，相比目前已有的GUI更加简单易懂，利用一个函数指针代替了复杂的状态机，每一个界面由一个界面建立函数和一个执行函数构成即可。
上传时间： 2013-10-29
上传用户：txfyddz
在16MHZ频率下速度为16MIPS的8位RISC结构单片机，内含硬件乘法器。 支持JTAG端口仿真和编程，仿真效果比传统仿真同更真实有效。 8通道10位AD转换器，支持单端和双端差分信号输入，内带增益可编程运算放大器。 16K字节的FLASH存贮器，支持ISP、IAP编程，使系统开发、生产、维护更容易。 多达1K字节的SRAM，32个通用寄存器，三个数据指针，使用C语言编程更容易。 512字节的EEPROM存贮器，可以在系统掉电时保存您的重要数据。 多达20个中断源，每个中断有独立的中断向量入口地址。 2个8位定时/计数器，1个16位定时/计数器，带捕捉、比较功能，有四个通道的PWM。 硬件USART、SPI和基于字节处理的I2C接口。 杰出的电气性能，超强的抗干扰能力。每个IO口可负载40mA的电流，总电流不超过200mA。 可选片内/片外RC振荡、石英/陶瓷晶振、外部时钟，更具备实时时钟（RTC）功能；片内RC振荡可达8MHZ，频率可校调到1%精度；片外晶振振荡幅度可调，以改善EMI性能。 内置模拟量比较器。 可以用熔丝开启、带独立振荡器的看门狗，看门狗溢出时间分8级可调。 内置上电复位电路和可编程低电压检测（BOD）复位电路。 六种睡眠模式，给你更低的功耗和更灵活的选择。 ATMEGA16L工作电压2.7V-5.5V，工作频率0-8MHZ；ATMEGA16工作电压4.5-5.5V，工作频率0-16MHZ。 32个IO口，DIP40、TQFP44封装。 与其它8位单片机相比，有更高的程序安全性，保护您的知识产权。
上传时间： 2013-11-22
上传用户：wcl168881111111
第一章 概述 第二章 微型测控系统常用器件 第三章 工业控制计算技术要点 第四章 单片机存储系统扩展 第五章 标准总线和串行通信 第六章微型机应用系统常用可编程接口芯片 ............................
上传时间： 2014-01-09
上传用户：dbs012280
AT89LP216是一款低功耗、高性能CMOS8位单片机，它有2k字节ISPFlash存储器。产品生产采用Atmel的高密度非易失性存储器技术而且和工业标准de的MCS51指令集相兼容。AT89LP216基于一个加强性CPU内核，每时钟周期读取单子节指令。在经典8051结构中，每次读取需要6个时钟周期，使得执行指令需要12、24或者48个时钟周期。在AT89LP216CPU中，指令只需要1到4个时钟周期就可以达到传统8051速度的6到12倍。70％的指令字节数与执行的时钟周期数相等，而且其他指令只需要一个额外时钟。在相同功耗下增强型CPU内核可达到20MIPS，而传统8051CPU只能达到4MIPS。相反地，在相同的工作速率下，新CPU内核比传统的8051拥有更低的时钟速率和功耗。AT89LP216也拥有下列标准的特性：2K字节ISPFlash存储器，128字节RAM、多达12个I/O口、2个16位定时器/计数器，两PWM输出，一个可编程看门狗定时器，一个全双工串口，一个串行外围接口，一个内部RC振荡器，片上石英振荡器和一个4级、6矢量中断系统。AT89LP216里的两个定时器/计数器增加了两个新模式。模式0可以被设置为9到16位的定时器/计数器，模式1可被设置位16位自动装载定时器/计数器。此外，定时器/计数器可以独立驱动PWM输出。AT89LP216里面的I/O口能被独立配置为4种工作模式的其中一种。在准双工模式中，I/O口的工作模式和传统8051一样。在输入模式中，接口是三态门。推挽输出模式提供足够的CMOS驱动，开漏模式则起到一个下拉的作用。另外，Port1的所有8个引脚可以作为通用中断接口。AT89LP216的I/O口能承受的电压可超出电源电压达到5.5V。当器件的电源电压为2.4V而I/O口输入5.5V时，所有I/O口的反向电流总和不超过100μA。
上传时间： 2013-10-24
上传用户：曹云鹏
