· 摘要： MATLAB是一种建立在向量、数组、矩阵基础上,面向科学和工程计算的高级语言,为科学研究和工程计算提供了一个方便有效的工具.该文简要介绍了B样条和B样条小波的构成,并利用MATLAB语言编写了绘制任意阶B样条和B样条小波图形的程序.
上传时间： 2013-04-24
上传用户：sqq
苏泊尔C21S02-B电磁炉电路图,红线标注，重点模块说明！
上传时间： 2013-06-22
上传用户：huangzr5
制作基于PIC Mcu 的ADS-B接收机的全套资料，包括SCH、PCB、源码和PC端软件。
上传时间： 2013-04-24
上传用户：cx111111
2012TI杯陕西赛题H题,2012TI杯陕西赛题B题--频率补偿电路.
上传时间： 2013-10-07
上传用户：ysystc670
工艺流程波峰焊中的成型工作，是生产过程中效率最低的部分之一，相应带来了静电损坏风险并使交货期延长，还增加了出错的机会。双面贴装A面布有大型IC器件，B面以片式元件为主充分利用PCB空间，实现安装面积最小化，效率高单面混装* 如果通孔元件很少，可采用回流焊和手工焊的方式一面贴装、另一面插装* 如果通孔元件很少，可采用回流焊和手工焊的方式
上传时间： 2013-11-14
上传用户：哈哈hah
38V/100A可直接并联大功率AC/DC变换器 随着电力电子技术的发展，电源技术被广泛应用于计算机、工业仪器仪表、军事、航天等领域，涉及到国民经济各行各业。特别是近年来，随着IGBT的广泛应用，开关电源向更大功率方向发展。研制各种各样的大功率，高性能的开关电源成为趋势。某电源系统要求输入电压为AC220V，输出电压为DC38V，输出电流为100A，输出电压低纹波，功率因数>0.9，必要时多台电源可以直接并联使用，并联时的负载不均衡度<5％。 设计采用了AC/DC/AC/DC变换方案。一次整流后的直流电压，经过有源功率因数校正环节以提高系统的功率因数，再经半桥变换电路逆变后，由高频变压器隔离降压，最后整流输出直流电压。系统的主要环节有DC/DC电路、功率因数校正电路、PWM控制电路、均流电路和保护电路等。 1 有源功率因数校正环节 由于系统的功率因数要求0.9以上，采用二极管整流是不能满足要求的，所以，加入了有源功率因数校正环节。采用UC3854A/B控制芯片来组成功率因数电路。UC3854A/B是Unitrode公司一种新的高功率因数校正器集成控制电路芯片，是在UC3854基础上的改进。其特点是：采用平均电流控制，功率因数接近1，高带宽，限制电网电流失真≤3％[1]。图1是由UC3854A/B控制的有源功率因数校正电路。 该电路由两部分组成。UC3854A/B及外围元器件构成控制部分，实现对网侧输入电流和输出电压的控制。功率部分由L2，C5，V等元器件构成Boost升压电路。开关管V选择西门康公司的SKM75GB123D模块，其工作频率选在35kHz。升压电感L2为2mH/20A。C5采用四个450V/470μF的电解电容并联。因为，设计的PFC电路主要是用在大功率DC/DC电路中，所以，在负载轻的时候不进行功率因数校正，当负载较大时功率因数校正电路自动投入使用。此部分控制由图1中的比较器部分来实现。R10及R11是负载检测电阻。当负载较轻时，R10及R11上检测的信号输入给比较器，使其输出端为低电平，D2导通，给ENA(使能端)低电平使UC3854A/B封锁。在负载较大时ENA为高电平才让UC3854A/B工作。D3接到SS（软启动端），在负载轻时D3导通，使SS为低电平；当负载增大要求UC3854A/B工作时，SS端电位从零缓慢升高，控制输出脉冲占空比慢慢增大实现软启动。 2 DC/DC主电路及控制部分分析 2.1 DC/DC主电路拓扑 在大功率高频开关电源中，常用的主变换电路有推挽电路、半桥电路、全桥电路等[2]。其中推挽电路的开关器件少，输出功率大，但开关管承受电压高（为电源电压的2倍），且变压器有六个抽头，结构复杂；全桥电路开关管承受的电压不高，输出功率大，但是需要的开关器件多（4个），驱动电路复杂。半桥电路开关管承受的电压低，开关器件少，驱动简单。根据对各种拓扑方案的工程化实现难度，电气性能以及成本等指标的综合比较，本电源选用半桥式DC/DC变换器作为主电路。图2为大功率开关电源的主电路拓扑图。
上传时间： 2013-11-13
上传用户：ukuk
PSHLY-B回路电阻测试仪介绍
上传时间： 2013-11-05
上传用户：木子叶1
DSP的使用正呈爆炸式发展。OFDM、GPS相关器、FFT、FIR滤波器或H.264之类计算密集型算法在从移动电话到汽车的各种应用中都很常见。设计人员实现DSP有三种选择：他们可以使用DSP处理器、FPGA或掩膜ASIC。ASIC具有最高的吞吐量、最低的功耗和最低的成本，但其极大的NRE和较长研制周期使其对许多设计而言并不适用。定制ASIC的研制周期可达一年之久，比最终产品的使用寿命都长。FPGA已占居较大的市场份额，因为其能提供比DSP处理器更好的吞吐量，而且没有ASIC的极大NRE和较长研制周期。 因此，常常将基于ARM的MCU和FPGA结合使用来实现这些设计，其中FPGA实现设计的DSP部分。然而，FPGA也有其自身的不足--最突出的是功耗很高(静态功耗接近2W)，且性能比ASIC慢。FPGA时钟用于逻辑执行时通常限制为50MHz，而ASIC可以400MHz或更高频率执行逻辑。其他缺点还包括在IP载入基于SRAM的FPGA时安全性还不够理想，成本也较高。尽管FPGA成本已迅速降低，但价格通常在10,000片左右就不再下降，因此仍比较昂贵。 新型可定制Atmel处理器（CAP）MCU具有的门密度、单元成本、性能和功耗接近基于单元的ASIC，而NRE较低且开发时间较快。与基于ARM的非可定制标准产品MCU一样，不需要单独的ARM许可。 可定制MCU利用新型金属可编程单元结构（MPCF）ASIC技术，其门密度介于170K门/mm2与210K门/mm2之间，与基于单元的ASIC相当。例如，实现D触发器（DFF）的MPCF单元与标准的单元DFF都使用130nm的工艺，所用面积差不多相同。
上传时间： 2013-10-29
上传用户：xymbian
82C55A是高性能，工业标准，并行I/O的LSI外围芯片；提供24条I/O脚线。 在三种主要的操作方式下分组进行程序设计82C88A的几个特点：(1)与所有Intel系列微处理器兼容；(2)有较高的操作速度；(3)24条可编程I/O脚线；(4)底功耗的CHMOS；(5)与TTL兼容；(6)拥有控制字读回功能；（7）拥有直接置位/复位功能；（8）在所有I/O输出端口有2.5mA DC驱动能力；（9）适应性强。方式0操作称为简单I/O操作，是指端口的信号线可工作在电平敏感输入方式或锁存输出。所以，须将控制寄存器设计为：控制寄存器中:D7=1; D6 D5=00; D2=0。D7位为1代表一个有效的方式。通过对D4 D3 D1和D0的置位/复位来实现端口A及端口B是输入或输出。P56表2-1列出了操作方式0端口管脚功能。
上传时间： 2013-10-26
上传用户：brilliantchen
P C B 可测性设计布线规则之建议― ― 从源头改善可测率PCB 设计除需考虑功能性与安全性等要求外，亦需考虑可生产与可测试。这里提供可测性设计建议供设计布线工程师参考。1. 每一个铜箔电路支点，至少需要一个可测试点。如无对应的测试点，将可导致与之相关的开短路不可检出，并且与之相连的零件会因无测试点而不可测。2. 双面治具会增加制作成本，且上针板的测试针定位准确度差。所以Layout 时应通过Via Hole 尽可能将测试点放置于同一面。这样就只要做单面治具即可。3. 测试选点优先级：A.测垫(Test Pad) B.通孔(Through Hole) C.零件脚(Component Lead) D.贯穿孔(Via Hole)(未Mask)。而对于零件脚，应以AI 零件脚及其它较细较短脚为优先，较粗或较长的引脚接触性误判多。4. PCB 厚度至少要62mil(1.35mm)，厚度少于此值之PCB 容易板弯变形，影响测点精准度，制作治具需特殊处理。5. 避免将测点置于SMT 之PAD 上，因SMT 零件会偏移，故不可靠，且易伤及零件。6. 避免使用过长零件脚(>170mil(4.3mm))或过大的孔(直径>1.5mm)为测点。7. 对于电池(Battery)最好预留Jumper，在ICT 测试时能有效隔离电池的影响。8. 定位孔要求：(a) 定位孔(Tooling Hole)直径最好为125mil(3.175mm)及其以上。(b) 每一片PCB 须有2 个定位孔和一个防呆孔(也可说成定位孔,用以预防将PCB反放而导致机器压破板)，且孔内不能沾锡。(c) 选择以对角线，距离最远之2 孔为定位孔。(d) 各定位孔(含防呆孔)不应设计成中心对称,即PCB 旋转180 度角后仍能放入PCB,这样,作业员易于反放而致机器压破板)9. 测试点要求：(e) 两测点或测点与预钻孔之中心距不得小于50mil(1.27mm)，否则有一测点无法植针。以大于100mil(2.54mm)为佳，其次是75mil(1.905mm)。(f) 测点应离其附近零件(位于同一面者)至少100mil，如为高于3mm 零件，则应至少间距120mil，方便治具制作。(g) 测点应平均分布于PCB 表面，避免局部密度过高，影响治具测试时测试针压力平衡。(h) 测点直径最好能不小于35mil(0.9mm)，如在上针板，则最好不小于40mil(1.00mm)，圆形、正方形均可。小于0.030”(30mil)之测点需额外加工，以导正目标。(i) 测点的Pad 及Via 不应有防焊漆(Solder Mask)。(j) 测点应离板边或折边至少100mil。(k) 锡点被实践证实是最好的测试探针接触点。因为锡的氧化物较轻且容易刺穿。以锡点作测试点，因接触不良导致误判的机会极少且可延长探针使用寿命。锡点尤其以PCB 光板制作时的喷锡点最佳。PCB 裸铜测点，高温后已氧化，且其硬度高，所以探针接触电阻变化而致测试误判率很高。如果裸铜测点在SMT 时加上锡膏再经回流焊固化为锡点，虽可大幅改善，但因助焊剂或吃锡不完全的缘故，仍会出现较多的接触误判。
上传时间： 2014-01-14
上传用户：cylnpy
