变频
共 9 篇文章
变频 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 9 篇文章，持续更新中。
宽带低EVM直接变频发射机
本电路为宽带直接变频发射机模拟部分的完整实施方案（模拟基带输入、RF输出）。通过使用锁相环(PLL)和宽带集成电压控制振荡器(VCO)，本电路支持500 MHz至4.4 GHz范围内的RF频率。PLL中的LO执行谐波滤波，确保提供出色的正交精度。低噪声LDO确保电源管理方案对相位噪声和EVM没有不利影响。这种器件组合可以提供500 MHz至4.4 GHz频率范围内业界领先的直接变频发射机性能。<b
纯数字FPGA数字变频技术的方案
FPGA数字变频技术的方案，可以和DSP配合使用。
基于FPGA的DDC中CIC滤波器的设计
<span id="LbZY">文中基于多速率数字信号处理原理，设计了用于数字下变频技术的CIC抽取滤波器。通过分析CIC滤波器的原理及性能参数，利用MATLAB设计了符合系统要求的CIC滤波器，并通过FPGA实现了CIC滤波器的设计。</span><br />
<br />
基于System Generator的数字下变频设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px;">Xilinx公司推出的DSP设计开发工具System Generator是在Matlab环境中进行建模，是DSP高层系统设计与Xilinx FPGA之间实
同步多个1 GSPS直接数字频率合成器AD9910
多个DDS器件同步后，就可以在多个频率载波实现相位和幅度的精确数字调谐控制。这种控制在雷达应用和用于边带抑制的正交(I/Q)上变频中很有用。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/31-130201155531143.jpg" style="width: 399px; height: 398px; " /><br />
L波段捷变频收发前端设计仿真
<span id="LbZY">针对应用于信息战的数据链而言，L波段收发前端是其关键部件之一。本文介绍了一种基于DDS的捷变频收发前端的理论分析、设计思路和基本构成。从接收链路、发射链路以及捷变频本振等方面进行分析，并给出仿真结果。该组件具有低噪声、高密度、捷变频等特点。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/31-13030416
宽带镜频抑制混频器应用研究
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px;">雷达和通信系统中，采用镜频抑制混频器能够有效抑制镜像频率，提高系统的抗干扰能力，同时能够有效的回收镜频能量，提高工作效率。在介绍镜像干扰原理的基础上，文中
高速数据转换器评估平台(HSDCEP)用户指南评估
<div>
高速数据转换器评估平台(HSDCEP)是基于PC的平台，提供评估Maxim RF数/模转换器(RF-DAC，支持更新速率≥ 1.5Gsps)和Maxim数字上变频器(DUC)的齐全工具。HSDCEP可以在每对数据引脚产生速率高达1.25Gbps的测试码型，支持多达4条并行16位LVDS总线。通过USB 2.0端口将最长64兆字(Mw)、每字16位宽的数据码型装载至HSDCEP存
通信系统中数字上变频技术的研究与设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">为了将通信系统中数字基带信号调制到中频信号上，采用数字上变频技术，通过对数字I、Q两路基带信号进行FIR成形滤波、半带插值滤波、数字混频处理得到正交调制