变跨导乘法器全部资料下载-4524个变跨导乘法器技术资源-虫虫下载站

针对传统集成电路（ASIC）功能固定、升级困难等缺点，利用FPGA实现了扩频通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核实现NCO模块，在下变频模块调用了硬核乘法器并引入CI...

📅 2013-11-19

AVR单片机的优化RC6 加密算法（速度快，其优化思想绝对值得学习）在有128bytes RAM 的AVR单片机上执行 rc6 16/10/8(16 bit/10 rounds/8 bytes ...

📅 2013-12-18

【经典设计】VHDL源代码下载～～其中经典的设计有：【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】...

📅 2015-06-16

matlab下，使用dspbuilder实现的复数乘法器模块的源码...

📅 2013-12-21

倒数计数器，用于各种乘法器的应用，或者其他应用当中...

📅 2013-12-25

朋友，我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的，现在就将她的Verilog源码也一并贡献给大家：8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简...

📅 2014-01-23

YUV转RGB的源程序，使用到了硬件加速器，可利用FGPA的乘法器加速处理速度。...

📅 2014-11-26

100个经典vhdl编程实例，第1例带控制端口的加法器第2例无控制端口的加法器第3例乘法器第4例比较器第5例二路选择器第6例寄存器第7例移位寄存器第8例 ...

📅 2014-01-20

这是GPS接收机，基带处理模块中累加模块设计代码，用于码跟踪环。代码设计巧妙，避免了消耗FPGA中比较稀缺的硬件乘法器资源。...

📅 2013-12-24

用verlog语言编的一些基础实验,适合于FPGA/CPLD的初学者。内容包括8位优先编码器，乘法器，除法器，多路选择器，二进制转BCD码，加法器，减法器等等。...

📅 2013-12-29

📚 变跨导乘法器技术资料