利用Matlab编写求取4级移位寄存器的M序列 设初始序列为:1 1 1 1 通过一个四级的移位寄存器,其中在第三级有负反馈(一个模二加法),即将序列的第三位和第四位相加(如序列1 1 1 1经移位寄存器第一次移位后为0 1 1 1)的值再赋到第一位. 序列的周期为16.
上传时间: 2016-02-14
上传用户:tfyt
CRC校验串行实现方法,verilog源码,利用反馈线性移位寄存器的方法,实现简单,适用于串行通信协议中的CRC校验.
上传时间: 2014-11-23
上传用户:朗朗乾坤
spwm逆变器供电的无刷反馈电机调速系统的m文件编的算法
上传时间: 2016-04-21
上传用户:lizhen9880
摘要:分析逆变器死区对输出电压的影响以及几种常用的补偿方法。
上传时间: 2016-05-14
上传用户:zhenyushaw
一种SP WM控制的多电平逆变器电压误差补偿策略
上传时间: 2016-05-14
上传用户:顶得柱
实现产生伪随机序列的部件 —— 线性反馈移位寄存器单元。 SFlog2为扩频因子的底数为2的对数值,cycle为PN序列的周期,其值为2^SFlog2。initial_state为移位寄存器的初始状态,generator_polynomial_coefficient为生成PN序列所需的本原多项式,对应于移位寄存器的连接向量。
上传时间: 2016-08-12
上传用户:zukfu
自动生成线形反馈移位寄存器的各种HDL源代码和原理图的工具
上传时间: 2014-11-26
上传用户:lacsx
伪随机序列产生器,线性反馈移位寄存器,原代码。
上传时间: 2014-07-12
上传用户:hj_18
伪随机序列产生器-线性反馈移位寄存器,Verilog HDL 原代码。
上传时间: 2016-12-04
上传用户:zl5712176
伪随机序列产生器-代进位反馈移位寄存器,verilog hdl 原代码。
上传时间: 2014-09-04
上传用户:xymbian