虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

反馈移<b>位寄存器</b>

  • 剖析Intel IA32 架构下C 语言及CPU 浮点数机制 Version 0.01 哈尔滨工业大学 谢煜波 (email: xieyubo@126.com 网址:http://purec.b

    剖析Intel IA32 架构下C 语言及CPU 浮点数机制 Version 0.01 哈尔滨工业大学 谢煜波 (email: xieyubo@126.com 网址:http://purec.binghua.com) (QQ:13916830 哈工大紫丁香BBSID:iamxiaohan) 前言 这两天翻看一本C 语言书的时候,发现上面有一段这样写到 例:将同一实型数分别赋值给单精度实型和双精度实型,然后打印输出。 #include <stdio.h> main() { float a double b a = 123456.789e4 b = 123456.789e4 printf(“%f\n%f\n”,a,b) } 运行结果如下:

    标签: Version xieyubo Intel email

    上传时间: 2013-12-25

    上传用户:徐孺

  • 这是ATMEL公司的8位AVR芯片mega8的中文资料

    这是ATMEL公司的8位AVR芯片mega8的中文资料,里面对各个寄存器都作了详尽的说明。

    标签: ATMEL mega8 AVR 8位

    上传时间: 2015-10-03

    上传用户:love1314

  • 数字锁的功能:设置一个8位密码

    数字锁的功能:设置一个8位密码,只有密码正确方可执行,密码错误则输出警报信号,可以设置密码存储在寄存器中.

    标签: 数字 密码

    上传时间: 2014-10-14

    上传用户:fxf126@126.com

  • TLV1544与TMS320VC5402通过串行口连接

    TLV1544与TMS320VC5402通过串行口连接,此时,A/D转换芯片作为从设备,DSP提供帧同步和输入/输出时钟信号。TLV1544与DSP之间数据交换的时序图如图3所示。 开始时, 为高电平(芯片处于非激活状态),DATA IN和I/OCLK无效,DATAOUT处于高阻状态。当串行接口使CS变低(激活),芯片开始工作,I/OCLK和DATAIN能使DATA OUT不再处于高阻状态。DSP通过I/OCLK引脚提供输入/输出时钟8序列,当由DSP提供的帧同步脉冲到来后,芯片从DATA IN接收4 b通道选择地址,同时从DATAOUT送出的前一次转换的结果,由DSP串行接收。I/OCLK接收DSP送出的输入序列长度为10~16个时钟周期。前4个有效时钟周期,将从DATAIN输入的4 b输入数据装载到输入数据寄存器,选择所需的模拟通道。接下来的6个时钟周期提供模拟输入采样的控制时间。模拟输入的采样在前10个I/O时钟序列后停止。第10个时钟沿(确切的I/O时钟边缘,即上升沿或下降沿,取决于操作的模式选择)将EOC变低,转换开始。

    标签: 1544 5402 TLV 320

    上传时间: 2014-12-05

    上传用户:yepeng139

  • 数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术

    数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术,就是不增加多余度而扰乱信号,改变数字信号的统计特性,使其近 似于白噪声统计特性的一种技术。这种技术的基础是建立在反馈移位寄存器序 列(伪随机序列)理论之上的。解扰是加扰的逆过程,恢复原始的数字信号。 如果数字信号具有周期性,则信号频谱为离散的谱线,由于电路的非线 性,在多路通信系统中,这些谱线对相邻信道的信号造成串扰。而短周期信号 经过扰码器后,周期序列变长,谱线频率变低,产生的非线性分量落入相邻信 道之外,因此干扰减小。 在有些数字通信设备中,从码元“0”和“1”的交变点提取定时信息,若 传输的数字信号中经常出现长的“1”或“0”游程,将影响位同步的建立和保 持。而扰码器输出的周期序列有足够多的“0”、“1”交变点,能够保证同步 定时信号的提取。

    标签: 数字通信系统 性能 传输 数字信号

    上传时间: 2014-01-23

    上传用户:star_in_rain

  • 从表面上看

    从表面上看,保护模式和实模式并没有太大的区别,二者都使用了内存段、中断和设备驱动来处理硬件,但二者有很多不同之处。我们知道,在实模式中内存被划分成段,每个段的大小为64KB,而这样的段地址可以用16位来表示。内存段的处理是通过和段寄存器相关联的内部机制来处理的,这些段寄存器(CS、DS、 SS和ES)的内容形成了物理地址的一部分。具体来说,最终的物理地址是由16位的段地址和16位的段内偏移地址组成的。用公式表示为:物理地址=左移4位的段地址+偏移地址。

    标签: 表面

    上传时间: 2015-11-16

    上传用户:manking0408

  • 新华龙内置10位dac0产生正弦波的程序

    新华龙内置10位dac0产生正弦波的程序,算法经典,dac1的程序只要改一改寄存器就行

    标签: dac0 内置 正弦波 程序

    上传时间: 2014-01-25

    上传用户:jjj0202

  • DSP的存储器和IO空间. C240X芯片有16位地址线

    DSP的存储器和IO空间. C240X芯片有16位地址线,可以访问3个独立的地址空 间,总计192K字。 • 程序存储器:64K字 • 数据存储器:64K字 • I/O空间:64K字,包含片内外设寄存器

    标签: C240X DSP 存储器 地址

    上传时间: 2013-12-04

    上传用户:xiaoyunyun

  • 问题描述 序列Z=<B

    问题描述 序列Z=<B,C,D,B>是序列X=<A,B,C,B,D,A,B>的子序列,相应的递增下标序列为<2,3,5,7>。 一般地,给定一个序列X=<x1,x2,…,xm>,则另一个序列Z=<z1,z2,…,zk>是X的子序列,是指存在一个严格递增的下标序列〈i1,i2,…,ik〉使得对于所有j=1,2,…,k使Z中第j个元素zj与X中第ij个元素相同。 给定2个序列X和Y,当另一序列Z既是X的子序列又是Y的子序列时,称Z是序列X和Y的公共子序列。 你的任务是:给定2个序列X、Y,求X和Y的最长公共子序列Z。

    标签: lt 序列

    上传时间: 2014-01-25

    上传用户:netwolf

  • 古典密码中

    古典密码中,主要的思想为移位算法及置换算法。 1.移位密码 密钥K为整数,且取值空间为0到25;加密函数:x = x + k (mod 26);解密函数:x = x - k (mod 26)。当K=3时,为凯撒密码。 2.仿射密码 密钥对由a、b组成,整数a满足 gcd(a, 26) = 1,整数b的取值空间为0到25;加密函数:x = ax + b(mod 26);解密函数:x = a*y - a*b (mod 26)。当a=1,b=3时,为凯撒密码。 3.维吉尼亚密码 首先确定密钥长度(本例中密钥只采取个位数字,所以取决于输入密钥的长度),然后输入满足这个长度的向量;加密:取明文第一个字母并将之移k1位,这里k1=1,第二个字母移k2位,k2=2,一旦到了密钥末尾,又从头开始。 4.换位密码 首先确定密钥长度,输入长度为5的0到4的整数序列,将明文分成每5个字母一组,每组字母按照密钥进行换位。

    标签: 密码

    上传时间: 2016-02-09

    上传用户:jqy_china