虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

反相

  • 高频感应加热电源锁相控制技术的研究.rar

    本文研究了高频感应加热电源的锁相控制技术。分别建立了定角与定时控制技术的MOSFET电压型谐振逆变器仿真模型,分析比较了两者的优缺点,从而得出了定角控制技术为较优的结论;通过理论分析与实验测量MOSFET损耗的方法对最优锁相角度的选取进行了探索;最后设计了以DSP为核心的定角锁相控制电路,并运用MATLAB软件进行了仿真研究以及DSP代码自动生成,验证了方案的可行性。这种控制方法可以使逆变器工作在小感性准谐振状态,降低了MOSFET损耗,具有线路简单、响应迅速、控制灵活等优点,为工程运用打下了坚实的基础。

    标签: 高频感应 加热电源 锁相

    上传时间: 2013-05-29

    上传用户:lw4463301

  • 单相光伏并网逆变器的研究.rar

    逆变器作为光伏阵列和电网接口的主要设备,它的性能决定着整个光伏发电系统的性能。为了将光伏阵列产生的电能最大限度地馈入电网,并提高其运行的稳定度、可靠性和精确度,必须对并网逆变器的主电路拓扑选择、滤波器参数设计及其控制策略选取等进行深入研究。 论文首先分析了光伏发电的国内外发展现状和应用前景,对光伏并网发电系统的种类、结构和并网标准进行了综述。针对众多适用于光伏并网的逆变器拓扑进行了详细的比较分析,最终确定了一台单相满载功率1kW、并网电压220V的逆变器拓扑及其主电路参数,对其输出滤波器参数进行设计,并对其进行了幅频特性分析。 其次,详细分析和研究逆变器的并网控制策略,确定了在独立工作模式下的瞬时电压控制策略和在并网工作模式下的瞬时电流控制策略。根据选定的控制策略分别对其控制系统进行了建模和闭环参数设计,并利用Sabet软件进行系统仿真,验证了系统建模和设计的正确性。 接着,在分析光伏阵列特性的基础上,总结和比较了常用的几种MPPT(Maximum Power Point Tracking)控制方法,通过扰动观测法对并网逆变器输出电流的控制,实现了光伏阵列的MPPT,并给出了设计方案和实验验证。 最后,根据以上分析结果,研制了一台基于DSP控制的光伏并网逆变器的试验样机,并详述了其软硬件的设计方案,给出了相关实验结果。

    标签: 单相 光伏并网 逆变器

    上传时间: 2013-04-24

    上传用户:天天天天

  • 一种单相交流斩波变换器的研究.rar

    本文致力于可并联运行的斩控式单相交流斩波变换器的研究。交交变换技术作为电力电子技术一个重要的领域一直得到人们的关注,但大都将目光投向AC-DC-AC两级变换上面。AC/AC直接变换具有单级变换、功率密度高、拓扑紧凑简单、并联容易等优势,并且具有较强扩展性,故而在工业加热、调光电源、异步电机启动、调速等领域具有重要应用。斩控式AC/AC 电压变换是一种基于自关断半导体开关器件及脉宽调制控制方式的新型交流调压技术。 本文对全数字化的斩控式AC/AC 变换做了系统研究,工作内容主要有:对交流斩波电路的拓扑及其PWM方式做了详细的推导,着重对不同拓扑的死区效应进行了分析,并且推导了不同负载情况对电压控制的影响。重点推导了单相Buck型变换器和Buck-Boost 变换器的拓扑模型,并将单相系统的拓扑开关模式推导到三相的情况,然后分别对单相、三相的情况进行了Matlab仿真。建立了单相Buck 型拓扑的开关周期平均意义下的大信号模型和小信号模型,指导控制器的设计。建立了适合电路工作的基于占空比前馈的电压瞬时值环、电压平均值环控制策略。在理论分析和仿真验证的基础上,建立了一台基于TMS320F2808数字信号处理器的实验样机,完成样机调试,并完成各项性能指标的测试工作。

    标签: 单相交流 斩波 变换器

    上传时间: 2013-04-24

    上传用户:visit8888

  • 用一片CPLD实现数字锁相环,用VHDL或V语言.rar

    用一片CPLD实现数字锁相环,用VHDL或V语言

    标签: CPLD VHDL 数字锁相环

    上传时间: 2013-05-27

    上传用户:hewenzhi

  • 无刷直流电机的直接转矩控制.rar

    无刷直流电机具有体积小、重量轻、效率高和转动惯量小等优点,另外它还具有和直流电机一样的调速特性,而没有直流电机复杂的机械换相设备,所以被广泛应用于伺服控制、数控机床、机器人等工业领域,现代工业的快速发展对无刷直流电机控制系统的性能提出了更高的要求。因此,研究具有响应速度快、调节能力强、控制精度高的无刷直流电机控制系统具有十分重要的意义。 直接转矩控制是一种高性能的电机控制方法,它已经成熟的应用在感应电机和永磁同步电机上,实现了优良的稳态性能和动态响应特性。本文通过大量的文献资料阅读,对无刷直流电机及其相关技术的发展、现状和趋势有了一个比较全面的理解,在此基础上,详细分析了无刷直流电机的数学模型,并提出了一套相应的直接转矩控制方案,建立了仿真和试验平台,进行了仿真分析和实验研究,获得了有价值的研究成果。 本文的主要研究内容包括: (1)详细分析了无刷直流电机的运行机理和数学模型,在此基础上阐述无刷直流电机直接转矩控制的基本控制机理,包括基于逆变器二二导通模式的空间电压矢量的定义和针对无刷直流电机具有非正弦波反电动势这一特点而推导的转矩计算公式等。 (2)提出了一套无刷直流电机直接转矩控制的具体实施方案,并根据这套方案建立了基于Simulink(Matlab)的无刷直流电机直接转矩控制的仿真模型,对所提出的控制方案进行了仿真分析。仿真结果验证了该方案在理论上的可行性。 (3)在理论研究的基础之上,设计研制了一套基于DSP+IPM的无刷直流电机直接转矩控制实验系统,编写了控制程序软件,进行了无刷直流电机直接转矩控制的实验。实验结果达到了预期的要求,证实了直接转矩控制在改善无刷直流电机动态调速性能上的优势。 本论文开展了继异步电机和永磁同步电机之后对无刷直流电机实现直接转矩控制的探索性研究工作。通过理论分析、计算机仿真和实验得出了一些有意义的经验和结论,为课题的进一步深入开展奠定了基础。

    标签: 无刷直流电机 直接转矩控制

    上传时间: 2013-07-11

    上传用户:再见大盘鸡

  • 本质安全型单端反激变换器的分析与设计.rar

    应用于煤矿、石化等易燃易爆环境的电子设备必须满足防爆的要求,本质安全型是最佳的防爆形式。本质安全型开关电源具有重量轻、体积小、制造工艺简单、成本低、安全性能高等优点,因而具有广阔的发展前景。单端反激变换器是开关变换器的一种基本的拓扑结构,在实际中应用比较广泛,因此对单端反激变换器进行本质安全特性分析是本质安全开关电源设计的重要基础。本质安全型开关变换器的设计,主要是对变换器中的储能元件进行设计,即变换器中的电感和输出滤波电容进行设计。 本文对变换器的静态特性进行了深入分析,指出反激变换器存在三种工作模式:CISM-CCM、IISM-CCM和DCM:得出了变换器工作在整个动态范围内的最大输出纹波电压、最大电感电流和最大输出短路释放能量。对单端反激变换器的本质安全特性进行了分析,得出输出本质安全型单端反激变换器的非爆炸判断方法,并通过安全火花试验装置对变换器进行爆炸性试验,验证了输出本安判据的正确性。得出输出本质安全型单端反激变换器的设计方法,以同时满足输出纹波电压和输出本安要求作为约束条件,得到了本质安全型单端反激变换器电感、电容参数的设计范围。给出了具体实例,并进行仿真和试验研究,仿真和实验结果验证了理论分析的正确性和设计方法的可行性。

    标签: 本质安全 单端反激

    上传时间: 2013-06-25

    上传用户:水中浮云

  • 50V50A移相全桥ZVSDCDC变换器的设计.rar

    随着通讯技术和电力系统的发展,对通讯用电源和电力操作电源的性能、重量、体积、效率和可靠性都提出了更高的要求。而应用于中大功率场合的全桥变换器与软开关的结合解决了这一问题。因此,对其进行研究设计具有十分重要的意义。 首先,论文阐述PWM DC/DC变换器的软开关技术,且根据移相控制PWM全桥变换器的主电路拓扑结构,选定适合于本论文的零电压开关软开关技术的电路拓扑,并对其基本工作原理进行阐述,同时给出ZVS软开关的实现策略。 其次,对选定的主电路拓扑结构进行电路设计,给出主电路中各参量的设计及参数的计算方法,包括输入、输出整流桥及逆变桥的器件的选型,输入整流滤波电路的参数设计、高频变压器及谐振电感的参数设计以及输出整流滤波电路的参数设计。 然后,论述移相控制电路的形成,对移相控制芯片进行选择,同时对移相控制芯片UC3875进行详细的分析和设计。对主功率管MOSFET的驱动电路进行分析和设计。 最后,基于理论计算,对系统主电路进行仿真,研究其各部分设计的参数是否合乎实际电路。搭建移相控制ZV SDC/DC全桥变换器的实验平台,在系统实验平台上做了大量的实验。 实验结果表明,论文所设计的DC/DC变换器能很好的实现软开关,提高效率,使输出电压得到稳定控制,最后通过调整移相控制电路,可实现直流输出的宽范围调整,具有很好的工程实用价值。

    标签: ZVSDCDC 50V50A 移相全桥

    上传时间: 2013-08-04

    上传用户:zklh8989

  • SVPWM算法优化及其FPGACPLD实现.rar

    电压空间矢量脉冲宽度调制技术是一种性能优越、易于数字化实现的脉冲宽度调制方案。在常规SVPWM算法中,判定等效电压空间矢量所处扇区位置时需要进行坐标旋转和反正切三角函数的运算,计算特定电压空间矢量作用时间时需要进行正弦、余弦三角函数的运算以及过饱和情况下的归一化处理过程,同时,在整个SVPWM算法中还包含了无理数的运算,这些复杂计算不可避免地会产生大量计算误差,对高精度实时控制产生不可忽视的影响,而且这些复杂运算的计算量大,对系统的处理速度要求高,程序设计复杂,系统运行时间长,占用系统资源多。因此,从工程实际应用的角度出发,需要对常规SVPWM算法进行优化设计。 本文提出的优化SVPWM算法,只需进行普通的四则运算,计算非常简单,克服了上述常规SVPWM算法中的缺点,同时,采用交叉分配零电压空间矢量,并将零电压空间矢量的切换点置于各扇区中点的方法,达到降低三相桥式逆变电路中开关器件开关损耗的目的。SVPWM算法要求高速的数据处理能力,传统的MCU、DSP都难以满足其要求,而具有高速数据处理能力的FPGA/CPLD则可以很好的实现SVPWM的控制功能,在实时性、灵活性等方面有着MCU、DSP无法比拟的优越性。本文利用MATLAB/Simulink软件对优化的SVPWM系统原型进行建模和仿真,当仿真效果达到SVPWM系统控制要求后,在XilinxISE环境下采用硬件描述语言设计输入方法与原理图设计输入方法相结合的混合设计输入方法进行FPGA/CPLD的电路设计与输入,建立相同功能的SVPWM系统模型,然后利用ISESimulator(VHDL/Verilog)仿真器进行功能仿真和性能分析,验证了本文提出的SVPWM优化设计方案的可行性和有效性。

    标签: FPGACPLD SVPWM 算法优化

    上传时间: 2013-07-30

    上传用户:15953929477

  • 基于FPGA的GSM解扩解调的设计与实现.rar

    扩频通信系统与常规的通信系统相比,具有很强的抗窄带干扰,抗多径干扰,抗人为干扰的能力,并具有信息隐蔽、多址保密通信等优点,在近年来得到了迅速的发展。论文针对直扩通信系统中伪码和载波同步问题而展开,研究了直扩系统的结构、性能及完成了相关参数的计算,改进了包络算法,设计了解扩和解调器,最后用ISE9.1实现了解扩和解调器的仿真波形,验证了设计的正确性。 论文研究了扩频通信系统的特点、国内外发展现状及理论基础,完成了DS-QPSK接收机的解扩器和解调器的设计与实现。解扩器主要围绕着伪码的捕获与跟踪这一核心,分析了解扩器的结构、性能及其完成了相关参数的计算,完成了数字下变频器、伪码发生电路、伪码相关积分提取电路、多通道快码捕获电路、伪码跟踪鉴相电路、伪码时钟调整电路的设计,并在ISE9.1编程综合得到仿真结果,验证了设计的正确性。由于相关积分包络算法是整个系统的基础和核心,为了减少时延和系统所占硬件资源,改进了包络算法并得到了仿真验证。结果表明,它不但减少了硬件资源的占用、缩短了延时,而且对整个系统的优化起着决定性的作用。论文给出了伪码同步的仿真结果及资源占用情况,有力地说明了解扩器占用资源少、时延短等特点。 解调器研究了频偏及载波相位误差对信号的影响及同步方案,完成了数控振荡器、反正切鉴频器、环路滤波器的设计并得到了相关的仿真波形,实现了载波的跟踪,给出了仿真结果及资源占用情况,对系统实现过程中的一些经验进行了总结。最后是对论文工作的一些总结和对今后工作的展望。

    标签: FPGA GSM 解调

    上传时间: 2013-06-13

    上传用户:924484786

  • FPGA内全数字延时锁相环的设计.rar

    现场可编程门阵列(FPGA)的发展已经有二十多年,从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在,FPGA已广泛地应用于通信、消费类电子和车用电子类等领域,但国内市场基本上是国外品牌的天下。 在高密度FPGA中,芯片上时钟分布质量变的越来越重要,时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前,为了消除FPGA芯片内的时钟延迟,减小时钟偏差,主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法,而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小,输出时钟的精度更高,但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑,我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础,对全数字延时锁相环(DLL)电路进行分析研究和设计,在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里,从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作,通过比较DLL与PLL、数字DLL与模拟DLL,深入的分析了全数字DLL模块电路组成结构和工作原理,设计出了符合指标要求的全数字DLL模块电路,为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展,然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑,给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析,验证电路功能,得出应用参数。在设计中,用Verilog-XL对部分电路进行数字仿真,Spectre对进行部分电路的模拟仿真,而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模,设计出的DLL工作频率范围从25MHz到400MHz,工作电压为1.8V,工作温度为-55℃~125℃,最大抖动时间为28ps,在输入100MHz时钟时的功耗为200MW,达到了国外同类产品的相应指标。最后完成了输出电路设计,可以实现时钟占空比调节,2倍频,以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。

    标签: FPGA 全数字 延时

    上传时间: 2013-06-10

    上传用户:yd19890720