转速传感器信号隔离变送器,正弦波整形 主要特性: >> 转速传感器信号直接输入，整形调理方波信号 >> 200mV峰值微弱信号的放大与整形 >> 正弦波、锯齿波信号输入，方波信号输出 >> 不改变原波形频率，响应速度快 >> 电源、信号：输入/输出 3000VDC三隔离 >> 供电电源：5V、12V、15V或24V直流单电源供电 >> 低成本、小体积，使用方便，可靠性高 >> 标准DIN35 导轨式安装 >> 尺寸：106.7x79.0x25.0mm >> 工业级温度范围: - 45 ~ + 85 ℃ 应用： >> 转速传感器信号隔离、采集及变换 >> 汽车速度测量 >> 汽车ABS防抱死制动系统 >> 转速信号放大与整形 >> 地线干扰抑制 >> 电机转速监测系统 >> 速度测量与报警 >> 信号无失真变送和传输 产品选型表： DIN11 IAP – S□ - P□ – O□ 输入信号 供电电源 输出信号 特点 代码 Power 代码 特点 代码 正负信号输入，正弦波输入 幅度峰峰值（VP-P）：200mV~50V S1 24VDC P1 输出电平0-5V O1 单端信号输入， 幅度峰峰值（VP-P）：5V S2 12VDC P2 输出电平0-12V O2 单端信号输入， 幅度峰峰值（VP-P）：12V S3 5VDC P3 输出电平0-24V O3 单端信号输入， 幅度峰峰值（VP-P）：24V S4 15VDC P4 集电极开路输出 O4 用户自定义 Su 用户自定义 Ou 产品选型举例： 例 1：输入：转速传感器，正弦波VP-P：200mV~10V；电源：24V ；输出：0-5V电平 型号：DIN11 IAP S1-P1-O1 例 2：输入：转速传感器，正弦波VP-P：200mV~10V；电源：12V ；输出：0-24V电平 型号：DIN11 IAP S1-P2-O3 例 3：输入：0-5V电平；电源：24V ；输出：0-24V电平 型号：DIN11 IAP S2-P1-O3 例 4：输入：0-5V电平；电源：12V ；输出：集电极开路输出 型号：DIN11 IAP S2-P2-O4 例 5：输入：用户自定义；电源：24V ；输出：用户自定义 型号：DIN11 IAP Su-P1-Ou
上传时间： 2013-10-22
上传用户：hebanlian
模数转换器(ADC)将模拟量——现实世界中绝大部分现象的特征——转换为数字语言，以便用于信息处理、计算、数据传输和控制系统。数模转换器(DAC)则用于将发送或存储的数据，或者数字处理的结果，再转换为现实世界的变量，以便控制、显示信息或进一步进行模拟处理
上传时间： 2014-11-30
上传用户：784533221
数字容性隔离器的应用环境通常包括一些大型电动马达、发电机以及其他产生强电磁场的设备。暴露在这些磁场中，可引起潜在的数据损坏问题，因为电势（EMF，即这些磁场形成的电压）会干扰数据信号传输。由于存在这种潜在威胁，因此许多数字隔离器用户都要求隔离器具备高磁场抗扰度 (MFI)。许多数字隔离器技术都声称具有高 MFI，但容性隔离器却因其设计和内部结构拥有几乎无穷大的MFI。本文将对其设计进行详细的介绍。
上传时间： 2013-10-26
上传用户：litianchu
隔离器的主要功能是通过电气隔离栅传送某种形式的信息，同时阻止电流。隔离器采用绝缘材料制造，可以阻止电流，隔离栅两端都有耦合元件。信息通常在传输通过隔离栅之前由耦合元件编码。
上传时间： 2013-10-27
上传用户：王庆才
电位计讯号转换器 AT-PM1-P1-DN-ADL 1．产品说明 AT系列转换器/分配器主要设计使用于一般讯号迴路中之转换与隔离；如 4~20mA、0~10V、热电偶(Type K, J, E, T)、热电阻(Rtd-Pt100Ω)、荷重元、电位计(三線式)、电阻(二線式)及交流电压/电流等讯号，机种齐全。 此款薄型设计的转换器/分配器，除了能提供两组讯号输出（输出间隔离）或24V激发电源供传送器使用外，切换式电源亦提供了安装的便利性。上方并设计了电源、输入及输出指示灯及可插拔式接线端子方便现场施工及工作状态检视。 2.产品特点 可选择带指拨开关切换，六种常规输出信号0-5V/0~10V/1~5V/2~10V/4~20mA/ 0~20mA 可自行切换。 双回路输出完全隔离，可选择不同信号。 设计了电源、输入及输出LED指示灯，方便现场工作状态检视。 规格选择表中可指定选购0.1%精度 17.55mm薄型35mm导轨安装。 依据CE国际标准规范设计。 3.技术规格 用途：信号转换及隔离 过载输入能力：电流：10×额定10秒 第二组输出：可选择 输入范围：P1：0 Ω ~ 50.0 Ω / ~ 2.0 KΩ P2：0 Ω ~ 2.0 KΩ / ~ 100.0 KΩ 精确度: ≦±0.2% of F.S. ≦±0.1% of F.S. 侦测电压：1.6V 输入耗损: 交流电流:≤ 0.1VA; 交流电压:≤ 0.15VA 反应时间: ≤ 250msec (10%~90% of FS) 输出波紋: ≤ ±0.1% of F.S. 满量程校正范围:≤ ±10% of F.S.，2组输出可个别调整 零点校正范围:≤ ±10% of F.S.，2组输出可个别调整 隔离:AC 2.0 KV 输出1与输出2之间 隔离抗阻：DC 500V 100MΩ 工作电源: AC 85~265V/DC 100~300V, 50/60Hz 或 AC/DC 20~56V (选购规格) 消耗功率: DC 4W, AC 6.0VA 工作溫度: 0~60 ºC 工作湿度: 20~95% RH, 无结露 温度系数: ≤ 100PPM/ ºC (0~50 ºC) 储存温度: -10~70 ºC 保护等级: IP 42 振动测试: 1~800 Hz, 3.175 g2/Hz 外观尺寸: 94.0mm x 94.0mm x 17.5mm 外壳材质: ABS防火材料，UL94V0 安装轨道: 35mm DIN導軌 (EN50022) 重量: 250g 安全规范(LVD): IEC 61010 (Installation category 3) EMC: EN 55011:2002; EN 61326:2003 EMI: EN 55011:2002; EN 61326:2003 常用规格：AT-PM1-P1-DN-ADL 电位计讯号转换器，一组输出，输入范围：0 Ω ~ 50.0 Ω / ~ 2.0 KΩ，输出一组输出4-20mA，工作电源AC/DC20-56V
上传时间： 2013-11-05
上传用户：feitian920
555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压范围宽，可在 4.5V~16V 工作，7555 可在 3~18V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。 555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。555 定时器的内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3 555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 A1 的反相输入端的电压为 2VCC /3，A2 的同相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 A2 的输出为 1，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 A1 的输出为 1，A2 的输出为 0，可将 RS 触发器置 0，使输出为 0 电平。
上传时间： 2013-10-15
上传用户：PresidentHuang
现代信息处理应用中，对模数转换器的速度、精度、功耗和动态性能等关键性能指标不断提出更高的要求。针对模数转换的实际应用，提出并设计了一种基于TI公司生产的双通道14 位 250MSPS 低功耗A / D转换器 ADS4249的RGB视频编码器电路设计。这款A / D转换器的技术创新点在于其完美的实现高动态性能的同时又能拥有1.8 V超低功耗。这一特性使得ADS4249非常适合多载波，宽带通信的信号处理应用。
上传时间： 2013-10-28
上传用户：kiklkook
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。
上传时间： 2013-12-17
上传用户：xg262122
对高速PCB中的微带线在多种不同情况下进行了有损传输的串扰仿真和分析, 通过有、无端接时改变线间距、线长和线宽等参数的仿真波形中近端串扰和远端串扰波形的直观变化和对比, 研究了高速PCB设计中串扰的产生和有效抑制, 相关结论对在高速PCB中合理利用微带线进行信号传输提供了一定的依据.
上传时间： 2013-10-26
上传用户：dragonhaixm
今天，电视机与视讯转换盒应用中的大多数调谐器采用的都是传统单变换MOPLL概念。这种调谐器既能处理模拟电视讯号也能处理数字电视讯号，或是同时处理这两种电视讯号(即所谓的混合调谐器)。在设计这种调谐器时需考虑的关键因素包括低成本、低功耗、小尺寸以及对外部组件的选择。本文将介绍如何用英飞凌的MOPLL调谐芯片TUA6039-2或其影像版TUA6037实现超低成本调谐器参考设计。这种单芯片ULC调谐器整合了射频和中频电路，可工作在5V或3.3V，功耗可降低34%。设计采用一块单层PCB，进一步降低了系统成本，同时能处理DVB-T/PAL/SECAM、ISDB-T/NTSC和ATSC/NTSC等混合讯号，可支持几乎全球所有地区标准。图1为采用TUA6039-2/TUA6037设计单变换调谐器架构图。该调谐器实际上不仅是一个射频调谐器，也是一个half NIM，因为它包括了中频模块。射频输入讯号透过一个简单的高通滤波器加上中频与民间频段(CB)陷波器的组合电路进行分离。该设计没有采用PIN二极管进行频段切换，而是采用一个非常简单的三工电路进行频段切换。天线阻抗透过高感抗耦合电路变换至已调谐的输入电路。然后透过英飞凌的高增益半偏置MOSFET BF5030W对预选讯号进行放大。BG5120K双MOSFET可以用于两个VHF频段。在接下来的调谐后带通滤波器电路中，则进行信道选择和邻道与影像频率等多余讯号的抑制。前级追踪陷波器和带通滤波器的容性影像频率补偿电路就是专门用来抑制影像频率。
上传时间： 2013-11-19
上传用户：ryb
