双核处理器

双核处理器（DualCoreProcessor）是指在一个处理器上集成两个运算核心，从而提高计算能力。“双核”的概念最早是由IBM、HP、Sun等支持RISC架构的高端服务器厂商提出的，不过由于RISC架构的服务器价格高、应用面窄，没有引起广泛的注意。简而言之，双核处理器即是基于单个半导体的一个处理器上拥有两个一样功能的处理器核心。换句话说，将两个物理处理器核心整合入一个核中。芯片制造厂商们也一直坚持寻求增进性能而不用提高实际硬件覆盖区的方法。多核处理器解决方案针对这些需求，提供更强的性能而不需要增大能量或实际空间。

基于DSP Builder数字信号处理器的FPGA设计

针对使用硬件描述语言进行设计存在的问题，提出一种基于FPGA并采用DSP Builder作为设计工具的数字信号处理器设计方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ设计流程，设计了一个12阶FIR 低通数字滤波器，通过Quartus 时序仿真及嵌入式逻辑分析仪SignalTapⅡ硬件测试对设计进行了验证。结果表明，所设计的FIR 滤波器功能正确，性能良好。 Abstract: Aiming at the problems in designing DSP using HDL，a method of designing DSP based on FPGA which using DSP Builder as designed tool is pointed out.A 12-order low-pass FIR digital filter was designed according to the process of Matlab/Simulink/DSP Builder/QuartusⅡ, and the design was verified by the timing simulation based on QuartusⅡand practical test based on SignalTapⅡ. The result shows the designed filter is correct in function and good in performance.

标签： Builder FPGA DSP 数字信号处理器

上传时间： 2013-11-17

上传用户：lo25643
基于功耗管理的DSP处理器设计

一种具有功耗管理特性的DSP处理器的结构设计。该处理器采用4级流水线和增强型的哈佛并行系统结构及完善的时钟管理模块,提供了一种DSP处理器的集成设计。

标签： DSP 功耗管理处理器

上传时间： 2013-10-13

上传用户：星仔
用双线性变换法实现IIR数字滤波器

双线性变换的频率对应关系双线性变换法虽然避免了“频率混叠效应”，但出现了模拟频率与数字频率为一种非线性的关系情形。即：可见：模拟滤波器与数字滤波器的响应在对应的频率关系上发生了“畸变”，也造成了相位的非线性变化，这是双线性变换法的主要缺点。具体而言，在上刻度为均匀的频率点映射到上时变成了非均匀的点，而且随频率增加越来越密。双线性变换法除了不能用于线性相位滤波器设计外，仍然是应用最为广泛的设计IIR数字滤波器的方法。

标签： IIR 双线性变换数字滤波器

上传时间： 2013-10-12

上传用户：aysyzxzm
基于FPGA的GPIB接口IP核的研究与设计

基于FPGA的GPIB接口IP核的研究与设计

标签： FPGA GPIB 接口 IP核

上传时间： 2013-11-04

上传用户：bensonlly
ISE新建工程及使用IP核步骤详解

ISE新建工程及使用IP核步骤详解

标签： ISE IP核工程

上传时间： 2013-11-18

上传用户：peterli123456
ISE_IP核创建教程及DDR3_ip核使用注意事项

ISE_IP核创建教程及DDR3_ip核使用注意事项

标签： ISE_IP DDR ip 教程

上传时间： 2013-11-11

上传用户：lmeeworm
基于FPGA的DDS IP核设计方案

以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（SOPC），利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成，利用 SOPC技术，在一片 FPGA 芯片上实现了整个信号源的硬件开发平台，达到既简化电路设计、又提高系统稳定性和可靠性的目的。

标签： FPGA DDS IP核设计方案

上传时间： 2013-11-06

上传用户：songkun
基于Actel FPGA的双端口RAM设计

基于Actel FPGA 的双端口RAM 设计双端口RAM 芯片主要应用于高速率、高可靠性、对实时性要求高的场合，如实现DSP与PCI 总线芯片之间的数据交换接口电路等。但普通双端口RAM 最大的缺点是在两个CPU发生竞争时，有一方CPU 必须等待，因而降低了访问效率。IDT 公司推出的专用双端口RAM 芯片解决了普通双端口RAM 内部竞争问题，并融合了中断、旗语、主从功能。它具有存取速度快、功耗低、可完全异步操作、接口电路简单等优点，但缺点也非常明显，那就是价格太昂贵。为解决IDT 专用双端口RAM 芯片的价格过高问题，广州致远电子有限公司推出了一种全新的基于Actel FPGA 的双端口RAM 的解决方案。该方案采用Actel FPGA 实现，不仅具有IDT 专用双端口RAM 芯片的所有性能特点，更是在价格上得到了很大改善，以A3P060双端口RAM 为例，在相同容量（2K 字节）下，其价格仅为IDT 专用芯片的六分之一。

标签： Actel FPGA RAM 双端口

上传时间： 2013-10-22

上传用户：blacklee
基于多核DSP的SDIF雷达信号分选算法实现

针对实际应用中电子战设备对雷达信号分选的实时性要求，在分析了序列差直方图算法和多核DSP任务并行模式的基础上，设计了基于TMS320C6678的八核DSP雷达信号分选电路，对密集的雷达信号进行分选。实验结果表明：该电路可对常规雷达信号实现快速分选，并且分选效果良好，系统可靠性高。

标签： SDIF DSP 多核雷达信号分选

上传时间： 2013-10-16

上传用户：拢共湖塘
RTL8192DU双频WiFi模块规格书

支持2T2R基带和2.4GHz/5GHz双频段；模块化的设计，方便很多产品的集成应用；

标签： 8192 WiFi RTL DU

上传时间： 2013-12-16

上传用户：eclipse