建立在数据率转换技术之上的宽带数字侦察接收机要求能够实现高截获概率、高灵敏度、近乎实时的信号处理能力。双信号数据率转换技术是宽带数字侦察接收机关键技术之一，是解决宽带数字接收机中前端高速ADC采样的高速数据流与后端DSP处理速度之间瓶颈问题的可行方案。测频技术以及带通滤波，即宽带数字下变频技术，是实现数据率转换系统的关键技术。本文首先介绍了宽带数字侦察接收关键技术之一的数据率转换技术，着重研究了快速、高精度双信号测频算法以及实验系统硬件实现。论文主要工作如下： (1)分析了现代电子侦察环境下的信号特征，指出宽带数字接收机必须满足宽监视带宽、流水作业以及近实时的响应时间。给出了一种频率引导式的数字接收机方案，简要介绍这种接收机的关键技术——快速、高精度频率估计以及高效的数据率转换。 (2)介绍了FFT技术在测频算法中的应用，比较了FFT专用芯片及其优点和缺点，指出为了满足实时处理要求，必须选用FPGA设计FFT模块。 (3)在分析常规的插值算法基础上，提出了一种单信号的快速插值频率估计方法，只需三个FFT变换系数的实部构造频率修正项，计算量低。该方法具有精度高、测频速率快的特点。 (4)基于DFT理论和自相关理论，提出了结合FFT和自相关的双信号频率估计算法。该方法先用DFT估计其中一个信号的频率和幅度，以此频率对信号解调并对消该频率成分，最后利用自相关理论估计出另一个信号的频率。 (5)基于DFT理论和FFT技术，研究了信号平方与FFT结合的双信号频率估计算法。根据信号中两频率分量的幅度比，只需一次一维平方信号谱峰搜索，就可以得到双信号的和频与差频分量的估计值，并利用插值技术提高测频精度。该算法能够精确地估计频率间隔小的双信号频率，且容易地扩展到复信号，FPGA硬件实现容易。 (6)基于现代谱分析理论，研究了基于AR(2)模型的双信号频率估计算法。方法在利用AR(2)模型系数估计双正弦信号频率之和的同时，利用FFT快速测频算法估计其中强信号分量的频率值。算法仿真验证和性能分析表明了提出的算法能快速高精度地估计双信号频率。 (7)给出了基于频谱重心算法的雷达双信号频率估计的FPGA硬件实现架构，并进行了时序仿真。 (8)讨论了双信号带宽匹配接收系统的硬件设计方案，给出了快速测频及带宽估计模块设计。
上传时间： 2013-06-02
上传用户：youke111
自适应滤波器的硬件实现一直是自适应信号处理领域研究的热点。随着电子技术的发展，数字系统功能越来越强大，对器件的响应速度也提出更高的要求。 本文针对用通用DSP 芯片实现的自适应滤波器处理速度低和用HDL语言编写底层代码用FPGA实现的自适应滤波器开发效率低的缺点，提出了一种基于DSP Builder系统建模的设计方法。以随机2FSK信号作为研究对象，首先在matlab上编写了LMS去噪自适应滤波器的点M文件，改变自适应参数，进行了一系列的仿真，对算法迭代步长、滤波器的阶数与收敛速度和滤波精度进行了研究，得出了最佳自适应参数，即迭代步长μ=0.0057，滤波器阶数m=8，为硬件实现提供了参考。 然后，利用最新DSP Builder工具建立了基于LMS算法的8阶2FSK信号去噪自适应滤波器的模型，结合多种EDA工具，在EPFlOKl00EQC208-1器件上设计出了最高数据处理速度为36.63MHz的8阶LMS自适应滤波器，其速度是文献[3]通过编写底层VHDL代码设计的8阶自适应滤波器数据处理速度7倍多，是文献[50]采用DSP通用处理器TMS320C54X设计的8阶自适应滤波器处理速度25倍多，开发效率和器件性能都得到了大大地提高，这种全新的设计理念与设计方法是EDA技术的前沿与发展方向。 最后，采用异步FIFO技术，设计了高速采样自适应滤波系统，完成了对双通道AD器件AD9238与自适应滤波器的高速匹配控制，在QuartusⅡ上进行了仿真，给出了系统硬件实现的原理框图，并将采样滤波控制器与异步FIF0集成到同一芯片上，既能有效降低高频可能引起的干扰又降低了系统的成本。
上传时间： 2013-06-01
上传用户：ynwbosss
离散余弦变换(DCT)及其反变换(IDCT)在图像编解码方面应用十分广泛，至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等国际标准所采用。由于其计算量较大，软件实现往往难以满足实时处理的要求，因而在很多实际应用中需要采用硬件设计的DCT/IDCT处理电路来满足我们对处理速度的要求。本文所研究的内容就是针对图像处理应用的8×8二维DCT/IDCT处理核的硬件实现。 本文首先介绍了DCT和IDCT在图像处理中的作用和原理，详细说明了DCT变换实现图像压缩的过程，并与其它变换比较说明了用DCT变换实现图像压缩的优势。接着，分析研究了DCT的各种快速算法，总结了前人对DCT快速算法及其实现所做的研究。本文给出了两种性能、资源上有一定差异的二维DCT/IDCT的FPGA设计方案。两种方案均利用DCT的行列分离特性，采用流水线设计技术，将二维DCT/IDCT实现转化为两个一维DCT/IDCT实现。在一维DCT/IDCT设计中，根据图像处理的特点对Loeffler算法的数据流进行了优化，通过合理安排时钟周期数和简化各周期内的操作，大大缩短了关键路径的执行时间，从而提高了流水线的执行速度。最后，对所设计的DCT/IDCT处理核进行了综合和时序仿真。 结果表明，当使用Altera公司的MERCURY系列FPGA器件时，本文设计的方案一能够在116M时钟频率下正确完成8×8的二维DCT或IDCT的逻辑运算，消耗2827个逻辑单元；方案二能够在74M时钟频率下正常工作，消耗1629个逻辑单元。
上传时间： 2013-07-14
上传用户：3291976780
本课题完成了基于FPGA的数据采集器以及IIC总线的模数转换器部分、通讯部分的电路设计。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位软处理器MicroBlaze;ⅡC总线的模数转换采用Microchip公司的MCP3221芯片，通讯部分则在FPGA片内用VHDL语言实现。通过上述设计实现了“准单片化”的模拟量和数字量的数据采集和处理。 所设计的数据采集器可以和结构类似的上位机通讯，本课题完成了在上位机中用VHDL语言实现的通信电路模块。通过上述两部分工作，将微处理器、数据存储器、程序存储器等数字逻辑电路均集成在同一个FPGA内部，形成一个可编程的片上系统。FPGA片外仅为模拟器件和开关量驱动芯片。FPGA内部的硬件电路采用VHDL语言编写；MCU软核工作所需要的程序采用C语言编写。多台数据采集器与服务器构成数据采集系统。服务器端软件用VB开发，既可以将实时采集的数据以数字方式显示，也可以用更加直观的曲线方式显示。 由于数据采集器是所有自控类系统所必需的电路模块，所以一个通用的片上系统设计可以解决各类系统的应用问题，达到“设计复用”(DesignReuse)的目的。采用基于FPGA的SOPC设计的更加突出的优点是不必更换芯片就可以实现设计的改进和升级，同时也可以降低成本和提高可靠性。
上传时间： 2013-07-12
上传用户：a155166
本文介绍了一个基于CPLD／FPGA的嵌入式IP核设计。论文在阐述可编程逻辑器件及其发展趋势的基础上，探讨了知识产权复用理念，MCU的复杂化设计以及数字信号传输与处理的速度要求。结合国内外对CPLD／FPGA的使用现状，引出了在CPLD／FPGA上开发嵌入式模块程序的理念并提出了设计实现方法和设计实例。课题的设计目标为开发一个基于CPLD／FPGA的USBIP模块，实现开发板与PC机之间的USB通信。设计过程首先进行硬件设计，在FPGA开发板上开发扩展板；其次用ISE开发软件进行FPGA数字化设计；在软件开发完成后，将配置生成的比特流文件通过JTAG电缆下载到FPGA开发板上，实现FPGA开发板与PC机之间的通信。 该设计具有很高的实用性，它进一步扩大了可编程芯片的领地，将复杂专有芯片挤向高端和超复杂应用；它使得IP资源复用理念得到更普遍的应用；为基于FPGA的嵌入式系统设计提供了广阔的思路。
上传时间： 2013-07-05
上传用户：隐界最新
本文分析了数字音频处理技术中数字滤波器的各种传统实现算法,尤其是研究了FIR数字滤波器的实现算法,在分析了数字滤波器的传统算法的基础上,针对家用和便携式音频处理系统,提供一种基于FPGA的音频处理器的实现方案,以适应便携式和家用设备对处理器体积和功耗小的发展要求.该方案对实现N阶FIR数字滤波器的传统算法进行了改良,将滤波器的系数用浮点数表示法来表示,使得原本至少需要一个乘法器和一个加法器来实现滤波功能,现在仅需要若干次加法和移位运算就可以实现,很大程度降低了设计的复杂度和系统功耗,也减少了芯片的面积.同时采用硬件描述语言VHDL实现了音频处理器各个模块的设计.
上传时间： 2013-06-02
上传用户：cknck
本文研究特种LCD的图像处理方法和FPGA实现方案，并研制出基于FPGA的若干实际应用系统，有效地解决目前存在的问题。本文主要研究内容为： (1)给出一种基于彩色空间变换的色彩调整方法，在YCrCb空间内实现亮度和色度分离，避免了RGB空间两者同时变化造成偏色和失真的现象，并在FPGA内采用流水线结构改进3阶矩阵运算的逻辑结构，节省出2/3的逻辑资源，提高了模块的最高运行速度。 (2)研究利用FPGA实现图像实时缩放处理的方法，选择能够满足特种LCD要求的双线性插值法作为研究对象，实时计算插值系数dx和dy，并采用流水线结构进行插值计算，仅使用FPGA中的3个双端口RAM来缓冲图像数据，没有外扩大容量帧存储器，降低了成本，提高特种LCD的系统兼容性。 (3)设计一种针对特种LCD更为简捷、有效的隔行转逐行扫描的实现方案，即利用图像实时缩放的方法，把一场图像缩放到LCD的分辨率，实现复合视频图像在LCD的“满屏”显示，改善现有特种LCD在显示隔行扫描的复合视频信号时，遇到图像信息丢失或显示效果不佳的问题。 (4)设计出一种基于字符和位图的数字OSD控制核，合理使用分布式RAM和块RAM两种逻辑资源来存储字符和位图信息，OSD图像由数字逻辑自动合成，编程简单灵活，使特种LCD的参数调整更加方便。 (5)研制成功基于FPGA的特种LCD显示控制板，能显示三种分辨率640×480，800×600，1024×768的图像信号；支持宽范围的亮度、对比度、显示位置等参数的实时调整，并提供全功能的透明OSD菜单进行指示。 (6)研制成功基于FPGA的特种LCD图像调节板，用于对某型号机载特种LCD进行改造，增加宽范围的亮度、对比度、图像显示位置的实时调整功能，提供无信号输入检测与OSD指示功能，提高图像显示的性能，通过了环境温度试验与性能测试，并已装机。 (7)研制成功基于DSP和FPGA的图像采集显示板，实现了对全分辨率复合视频信号进行25帧/秒的实时采集和显示，在DSP内使用“三帧”轮换的图像数据缓冲方法提高了系统的实时处理能力，使之能够完成一定复杂度的实时图像处理。
上传时间： 2013-06-12
上传用户：ivan-mtk
当前，在系统级互连设计中高速串行I/O技术迅速取代传统的并行I/O技术正成为业界趋势。人们已经意识到串行I/O“潮流”是不可避免的，因为在高于1Gbps的速度下，并行I/O方案已经达到了物理极限，不能再提供可靠和经济的信号同步方法。基于串行I/O的设计带来许多传统并行方法所无法提供的优点，包括：更少的器件引脚、更低的电路板空间要求、减少印刷电路板（PCB）层数、PCB布局布线更容易、接头更小、EMI更少，而且抵抗噪声的能力也更好。高速串行I/O技术正被越来越广泛地应用于各种系统设计中，包括PC、消费电子、海量存储、服务器、通信网络、工业计算和控制、测试设备等。迄今业界已经发展出了多种串行系统接口标准，如PCI Express、串行RapidIO、InfiniBand、千兆以太网、10G以太网XAUI、串行ATA等等。 Aurora协议是为私有上层协议或标准上层协议提供透明接口的串行互连协议，它允许任何数据分组通过Aurora协议封装并在芯片间、电路板间甚至机箱间传输。Aurora链路层协议在物理层采用千兆位串行技术，每物理通道的传输波特率可从622Mbps扩展到3.125Gbps。Aurora还可将1至16个物理通道绑定在一起形成一个虚拟链路。16个通道绑定而成的虚拟链路可提供50Gbps的传输波特率和最大40Gbps的全双工数据传输速率。Aurora可优化支持范围广泛的应用，如太位级路由器和交换机、远程接入交换机、HDTV广播系统、分布式服务器和存储子系统等需要极高数据传输速率的应用。 传统的标准背板如VME总线和CompactPCI总线都是采用并行总线方式。然而对带宽需求的不断增加使新兴的高速串行总线背板正在逐渐取代传统的并行总线背板。现在，高速串行背板速率普遍从622Mbps到3.125Gbps，甚至超过10Gbps。AdvancedTCA（先进电信计算架构）正是在这种背景下作为新一代的标准背板平台被提出并得到快速的发展。它由PCI工业计算机制造商协会（PICMG）开发，其主要目的是定义一种开放的通信和计算架构，使它们能被方便而迅速地集成，满足高性能系统业务的要求。ATCA作为标准串行总线结构，支持高速互联、不同背板拓扑、高信号密度、标准机械与电气特性、足够步线长度等特性，满足当前和未来高系统带宽的要求。 采用FPGA设计高速串行接口将为设计带来巨大的灵活性和可扩展能力。Xilinx Virtex-IIPro系列FPGA芯片内置了最多24个RocketIO收发器，提供从622Mbps到3.125Gbps的数据速率并支持所有新兴的高速串行I/O接口标准。结合其强大的逻辑处理能力、丰富的IP核心支持和内置PowerPC处理器，为企业从并行连接向串行连接的过渡提供了一个理想的连接平台。 本文论述了采用Xilinx Virtex-IIPro FPGA设计传输速率为2.5Gbps的高速串行背板接口，该背板接口完全符合PICMG3.0规范。本文对串行高速通道技术的发展背景、现状及应用进行了简要的介绍和分析，详细分析了所涉及到的主要技术包括线路编解码、控制字符、逗点检测、扰码、时钟校正、通道绑定、预加重等。同时对AdvancedTCA规范以及Aurora链路层协议进行了分析， 并在此基础上给出了FPGA的设计方法。最后介绍了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT设计工具，可在标准ATCA机框内完成单通道速率为2.5Gbps的全网格互联。
上传时间： 2013-05-29
上传用户：frank1234
本文提出了一种适合于嵌入式SoC的USB器件端处理器的硬件实现结构。并主要研究了USB器件端处理器的RTL级实现及FPGA原型验证、和ASIC实现研究，包括从模型建立、算法仿真、各个模块的RTL级设计及仿真、FPGA的下载测试和ASIC的综合分析。它的速度满足预定的48MHz，等效门面积不超过1万门，完全可应用于SOC设计中。 本文重点对嵌入式USB器件端处理器的FPGA实现作了研究。为了准确测试本处理器的运行情况，本文应用串口传递测试数据入FPGA开发板，测试模块读入测试数据，发送入PC机的主机端。通过NI-VISA充当软件端，检验测试数据的正确。
上传时间： 2013-07-24
上传用户：1079836864
激光测距技术被广泛应用于现代工业测量、航空与大地的测量、国防及通信等诸多领域。本文从已获得广泛应用的脉冲激光测距技术入手，重点分析了近年提出的自触发脉冲激光测距技术(STPLR)特别是其中的双自触发脉冲激光测距技术(BSTPLR)，通过分析发现其核心部件之一就是用于测量激光脉冲飞行时间(周期)的高精度高速计数器，而目前一般的方式是采用昂贵的进口高速计数器或专用集成电路(ASIC)来完成，这使得激光测距仪在研发、系统的改造升级和自主知识产权保护等诸多方面受到制约，同时在其整体性能上特别是在集成化、小型化和高可靠性方面带来阻碍。为此，本文研究了采用现场可编程门阵列(FPGA)来实现脉冲激光测距中的高精度高速计数及其他相关功能，基本解决了以上存在的问题。 论文通过对双自触发脉冲激光测距的主要技术要求和技术指标进行分析，对其中的信号处理单元采用了FPGA+单片机的设计形式。由FPGA主控芯片(EPF10K20TC144-4)作为周期测量模块，在整个测距系统中是信号处理的核心部件，借助其用户可编程特性及很高的内部时钟频率，设计了专用于BSTPLR的高速高精度计数芯片，负责对测距信号产生电路中的时刻鉴别电路输出信号进行计数。数据处理模块则主要由单片机(AT89C51)来实现。系统可以通过键盘预置门控信号的宽度以均衡测量的精度和速度，测量结果采用7位LED数码管显示。本设计在近距离(大尺寸)范围内实验测试时基本满足设计要求。
上传时间： 2013-06-02
上传用户：
