玩转51单片机的串口通讯.pdf玩转51单片机的串口通讯.pdf
上传时间： 2013-05-18
上传用户：jjq719719
十多年来，随着信息技术、电子技术和通讯技术的发展，嵌入式系统已经获得了空前的应用和发展。随着嵌入式应用系统功能复杂度的提高、对软件产品的非功能约束的特别关注以及由于市场的激烈竞争导致嵌入式软件推出周期的缩短，都使得嵌入式软件开发人员面临着严峻的危机和挑战。传统的结构化开发方法已经显得力不从心，于是嵌入式软件开发人员在软件开发中引入了目前较为流行的“面向对象方法(OO)”，．但是目前对该方法的应用还只是停留在传统的以编程为中心的嵌入式软件开发方法上，不能很好地保证软件复用和代码的重用，因此难以满足市场对嵌入式软件开发效率和开发质量的要求。 本课题的研究内容是应用面向对象方法的框架技术，对嵌入式系统领域的专有结构组件进行封装，创新性地提出了面向嵌入式系统领域的通用实时框架ARTIC(Abstract real-time contrO1)。ARTIC框架除了具有框架的共有优点一最大限度实现软件重用外，最突出的是具备以下两个特点： 1、功能和非功能的分离 在应用面向对象的技术时，传统的嵌入式软件开发方法关注的重点是软件结构和功能分解，、忽略了嵌入式环境下特殊的非功能性要求。为了在实现系统功能需求的同时，保证软件系统的非功能性需求的实现，ARTIC框架引入了面向方面的思想，、把系统的非功能性需求从功能模块中分离出来，为它们单独设计组件。开发人员在应用该框架进行嵌入式软件设计时，只需要关注功能需求的实现，对于实时性、调度等非功能需求的实现可以通过调用ARTIC提供的时间管理模型和任务调度模型直接实现。 2、基于状态机的主动对象设计模式 根据嵌入式系统通常由多个控制线程组成的特点，应用基于状态机的主动对象设计模式，把嵌入式软件系统构建成多个主动对象的缉合。相对于传统的面向对象方法，本文提出的主动对象的最大特点在于：它提供对事件队列、控制线程和表示主动对象动态行为状态机等的封装，并且该模式可以直接支持嵌入式系统的并行性。 ARTIC框架的应用能够帮助嵌入式软件的开发人员快速地开发出高质量的嵌入式软件，除此之外，因为它包含了一个微小的实时操作系统(RTOS) 报包装，在某些场合可以作为一个简易的RTOS使用。为了验证ARTIC的性能，本文将该框架应用于硬币搬送实时控制系统的开发设计，从该系统的应用中充分体现了ARTIC框架的优点。
上传时间： 2013-06-21
上传用户：cxl274287265
数字信息时代带来了“信息大爆炸”，使数据量大增，而数字图像数据更是如此，如果不对图像数据进行有效的压缩，那么图像信息的存储与传输将无法进行。显然，寻求一种高效的图像压缩系统具有很大的现实意义。 本文基于大规模现场可编程逻辑阵列(FPGA)和高速数字信号处理器(DSP)协同作业，来完成实时图像处理的系统设计。出于对系统设计上的性能和功耗方面的考虑，系统中FPGA 选用的是ALTERA公司的Cyclone系列芯片EP1C12Q240C8，DSP选用的是TI公司的55x系列芯片TMS320VC5502。该系统集图像采集、压缩、显示和存储功能于一体，其中DSP为主处理器负责图像处理，FPGA为协处理器负责系统的所有数字逻辑控制。FPGA和DSP的工作之间形成流水，并且借助于一片双口RAM(CY7C025AV-15AI)完成两者的通讯。结合FPGA和DSP自身的特点，本文提出一种新颖的信息通信方式，借助于一片双口RAM，其内部按其存储空间等分两块，利用乒乓技术完成对高速实时的图像数据缓冲。 该系统从视频采集、传输、压缩到图像存储等整个过程的工作，分别由FPGA和DSP承担。充分考虑到它们自身的优缺点，在满足系统实时性要求的同时，结构灵活，便于以后的扩展与升级。结果表明，在TMS320VC5502实现了对采集图像的JPEG压缩，效果良好且满足了实时性的要求，因此系统的功能得到了总体上的验证。 关键词：图像处理；FPGA；DSP；JPEG
上传时间： 2013-06-11
上传用户：hjshhyy
MTK手机方案，MT6225双卡双待手机原理图。
上传时间： 2013-06-20
上传用户：zhanditian
通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。
上传时间： 2013-08-02
上传用户：rocketrevenge
软件无线电（Software Defined Radio）是无线通信系统收发信机的发展方向，它使得通信系统的设计者可以将主要精力集中到收发机的数字处理上，而不必过多关注电路实现。在进行数字处理时，常用的方案包括现场可编程门阵列（FPGA）、数字信号处理器（DSP）和专用集成电路（ASIC）。FPGA以其相对较低的功耗和相对较低廉的成本，成为许多通信系统的首先方案。正是在这样的前提下，本课题结合软件无线电技术，研究并实现基于FPGA的数字收发信机。 @@ 本论文主要研究了发射机和接收机的结构和相关的硬件实现问题。首先，从理论上对发射机和接收机结构进行研究，找到收发信机设计中关键问题。其次，在理论上有深刻认识的基础上，以FPGA为手段，将反馈控制算法、反馈补偿算法和前馈补偿算法落实到硬件电路上。同步一直是数字通信系统中的关键问题，它也是本文的研究重点。本文在研究了已有各种同步方法的基础上，设计了一种新的同步方法和相应的接收机结构，并以硬件电路将其实现。最后，针对所设计的硬件系统，本文还进行了充分的硬件系统测试。硬件测试的各项数据结果表明系统设计方案是可行的，基本实现了数字中频收发机系统的设计要求。 @@ 本文中发射机系统是以Altera公司EP2C70F672C6为硬件平台，接收机系统以Altera公司EP2S180F1020C3为硬件平台。收发系统均是在Ouartus Ⅱ 8．0环境下，通过编写Verilog HDL代码和调用Altera IP core加以实现。在将设计方案落实到硬件电路实现之前，各种算法均使用MATLAB进行原理仿真，并在MATLAB仿真得到正确结果的基础上，使用Quartus Ⅱ 8．0中的功能仿真工具和时序仿真工具进行了前仿真和后仿真。所有仿真结果无误后，可下载至硬件平台进行调试，通过Quartus Ⅱ 8．0中集成的SignalTap逻辑分析仪，可以实时观察电路中各点信号的变化情况，并结合示波器和频谱仪，得到硬件测试结果。 @@关键词：SDR；数字收发机；FPGA；载波同步；符号同步
上传时间： 2013-04-24
上传用户：diaorunze
随着我国国防现代化建设进程的不断深化，MIL-STD-1553B标准总线已经广泛应用于各种军事应用领域。MIL-STD-1553B标准总线是我国上世纪八十年代引进的一种现代化通讯总线，国内称为GJB289A-97。该总线技术以其高稳定性和使用灵活等特点成为现代航空电子综合系统所广泛采用的通讯总线技术。 1553B总线接口模块作为总线通讯的基本单元，其性能成为影响航电综合系统整体性能的一个关键因素。目前国内关于1553B总线通讯模块的对外接口类型较多，而基于嵌入式处理芯片的接口设计并不多见。嵌入式设备具有体积小、重量轻、实时性强、功耗小、稳定性好以及接口方便等优点。 基于以上考虑，论文中提出了以DSP+FPGA为平台实现MIL-STD-1553B总线的收发控制，通过收发控制器和变压器实现MIL-STD-1553B总线的电气连接。根据项目需求，设计分为硬件和软件两部分完成。在对MIL-STD-1553B总线协议进行详细研究后提出了总体设计方案原理图。再根据方案需求设计各功能模块。使用硬件描述语言VHDL对各功能模块进行逻辑和行为描述，最终实现在FPGA中，使其能够完成1553B数据码的接受、发送、转换和与处理器的信息交换等功能。DSP部分采用的是TI公司的TMS320F2812，使用C语言进行软件的编译，使其实现总体控制和通讯的调度等功能。 该方案经过实际参与1553B总线通讯系统验证实验，证明各项技术指标均达到预定的目标，可以投入实际应用。
上传时间： 2013-04-24
上传用户：671145514
随着社会的发展，人们对电力需求特别是电能质量的要求越来越高。但由于非线性负荷大量使用，却带来了严重的电力谐波污染，给电力系统安全、稳定、高效运行带来严重影响，给供用电设备造成危害。如何最大限度的减少谐波造成的危害，是目前电力系统领域极为关注的问题。谐波检测是谐波研究中重要分支，是解决其它相关谐波问题的基础。因此，对谐波的检测和研究，具有重要的理论意义和实用价值。 目前使用的电力系统谐波检测装置，大多基于微处理器设计。微处理器是作为整个系统的核心，它的性能高低直接决定了产品性能的好坏。而这种微处理器为主体构成的应用系统，存在效率低、资源利用率低、程序指针易受干扰等缺点。由于微电子技术的发展，特别是专用集成电路ASIC(ApplicationSpecificIntegratedCircuit)设计技术的发展，使得设计电力系统谐波检测专用的集成电路成为可能，同时为谐波检测装置的硬件设计提供了一个新的发展途径。本文目标就是设计电力系统谐波检测专用集成电路，从而可以实现对电力系统谐波的高精度检测。采用专用集成电路进行谐波检测装置的硬件设计，具有体积小，速度快，可靠性高等优点，由于应用范围广，需求量大，电力系统谐波检测专用集成电路具有很好的应用前景。 本文首先介绍了国内外现行谐波检测标准，调研了电力系统谐波检测的发展趋势；随后根据装置的功能需求，特别是依据其中谐波检测国标参数的测量算法，为系统选定了基于FPGA的SOPC设计方案。 本文分析了电力系统谐波检测专用集成电路的功能模型，对专用集成电路进行了模块划分。定义了各模块的功能，并研究了模块间的连接方式，给出了谐波检测专用集成电路的并行结构。设计了基于FPGA的谐波检测专用集成电路设计和验证的硬件平台。配合专用集成电路的电子设计自动化(EDA)工具构建了智能监控单元专用集成电路的开发环境。 在进行FPGA具体设计时，根据待实现功能的不同特点，分为用户逻辑区域和Nios处理器模块两个部分。用户逻辑区域控制A/D转换器进行模拟信号的采样，并对采样得到的数字量进行谐波分析等运算。然后将结果存入片内的双口RAM中，等待Nios处理器的访问。Nios处理器对数据处理模块的结果进一步处理，得到其各自对应的最终值，并将结果通过串行通信接口发送给上位机。 最后，对设计实体进行了整体的编译、综合与优化工作，并通过逻辑分析仪对设计进行了验证。在实验室条件下，对监测指标的运算结果进行了实验测量，实验结果表明该监测装置满足了电力系统谐波检测的总体要求。
上传时间： 2013-04-24
上传用户：yw14205
温湿度是影响粮食储藏的重要参数，两者之间是相互关联的，温湿度控制不好必然引起粮食发热和霉变，且极易产生连锁反应，从而造成难以挽回的损失。温湿度的控制直接影响到粮食存储系统的性能。冈此，粮食温湿度测控技术在农业上的应用是十分重要的。本文研究基于FPGA的粮仓温湿度监制系统。 设计了基于FPGA的粮仓温湿度监控系统，该系统主要由温湿度传感器、控制电路、单片机和上位机构成。单片机主要完成温度数据的采集和上位机的通讯；控制电路基于FPGA进行设计，主要负责采集湿度信息，计算温湿度偏差及其变化率，通过调用模糊控制算法对温湿度进行模糊控制，单片机通过RS485总线和上位机进行串口通信，使上位机能够实时记录，显示温湿度变化值和控制过程曲线。该系统实现了粮仓内温湿度的实时监测，使管理人员可以实时掌控粮仓内的温湿度情况。 采用FPGA设计控制电路简化了系统的组成和外围数字电路，易于系统扩展和升级，内部集成了信号处理、控制、检测电路，减少了系统的体积，缩短了开发周期，大大增强了系统的可靠性；配合功率驱动、电源等外围电路，完成信号采集、处理和控制等功能，节省了开发成本，使粮仓温湿度控制系统更加集成化。这也恰恰更加符合当今电子产品高精度，集成化的要求。 系统采用直接输出数字量的DS1820温度传感器和湿度传感器HS1101并将HS1101与555定时器组成振荡电路，其输出为频率脉冲信号，与湿度值成线性关系，该频率脉冲信号可直接送入FPGA进行计数，这样温湿度传感器输出的信号都没有经过放大、A/D转换，进一步减少了测量误差。控制电路采用了VHDL硬件描述语言进行编写。本装置已作出实样，通过了调试，已达到预期效果。
上传时间： 2013-06-16
上传用户：731140412
同步技术在许多通讯系统中都是至关重要的，而WCDMA作为第三代移动通信的标准之一，对其同步算法进行研究是非常必要的。FPGA在许多硬件实现中充当了很重要的角色，所以研究如何在FPGA上实现同步算法是非常具有实际意义的。 本文讨论了三步小区搜索的算法，仿真了其性能，并且对如何进行算法的FPGA移植展开了深入的讨论。 本文对三步小区搜索的算法按照算法计算量和运算速度的标准分别进行了比较和讨论，并以节省资源和运行稳定为前提进行了FPGA移植。最终在主同步中提出了改进型的PSC匹配滤波器算法，在FPGA上提出了采用指针型双口RAM的实现方式；在辅同步中提出了改进型PFHT算法并采用查表遍历算法判决，在FPGA上提出了用综合型逻辑方式来实现；在导频同步中采用了移位寄存器式扰码生成算法，并引入了计分制判决算法。 与以往的WCDMA同步的FPGA实现相比，本文提出的实现方案巧妙地利用了FPGA的并行运算结构，在XILINX的V4芯片上只用了500个slice就完成了整个小区搜索，最大限度地节省了资源，为小区搜索在FPGA中的模块小型化提供了途径。
上传时间： 2013-08-05
上传用户：leileiq
